特許
J-GLOBAL ID：200903006152347808

半導体メモリ装置およびその制御方法

発明者：
濱口 弘治

濱口 弘治 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 山本 秀策 ,  安村 高明 ,  大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-324329
公開番号（公開出願番号）：特開2004-158143
出願日： 2002年11月07日
公開日（公表日）： 2004年06月03日
要約：
【課題】プログラム処理の高速化および、チップ面積の縮小化、さらにプログラム動作電流の低減化を実現する。【解決手段】入力アドレスに応じたワード線およびビット線を選択することにより選択された所定のメインセル23とリファレンスセルRefA1またはRefB1とに流れる電流値をセンスアンプS/Aにて比較することによりベリファイ動作およびプログラム動作のうち少なくともベリファイ動作を行う場合に、このメモリセル23を、選択トランジスタ23Aと、印加電圧に応じて抵抗状態が変化する不揮発可変抵抗素子23Bとの直列回路で構成し、メモリセル23のワード線に印加する電圧がベリファイ動作時とプログラム動作時で同一電圧に設定されている。【選択図】 図1
請求項（抜粋）：
入力アドレスに応じたワード線およびビット線を選択することにより選択された所定のメインセルとリファレンスセルとに流れる電流値を比較してベリファイ動作およびプログラム動作のうち少なくともベリファイ動作を行う半導体メモリ装置において、 該メモリセルは不揮発性抵抗変化メモリ素子と選択トランジスタで構成されており、該メモリセルのワード線に印加する電圧が該ベリファイ動作時とプログラム動作時で同一電圧に設定されている半導体メモリ装置。
IPC (3件)：
G11C16/02 ,  G11C16/04 ,  G11C16/06
FI (6件)：
G11C17/00 611E ,  G11C17/00 622A ,  G11C17/00 624 ,  G11C17/00 641 ,  G11C17/00 611A ,  G11C17/00 634E
Fターム (5件)：
5B025AD04 ,  5B025AD06 ,  5B025AD07 ,  5B025AE05 ,  5B025AE06
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM