特許
J-GLOBAL ID:200903006534966087

電子デバイスの品質管理方法

発明者:
出願人/特許権者:
代理人 (1件): 武 顕次郎
公報種別:公開公報
出願番号(国際出願番号):特願平11-023945
公開番号(公開出願番号):特開2000-223385
出願日: 1999年02月01日
公開日(公表日): 2000年08月11日
要約:
【要約】【課題】 多層の回路パターンを形成する電子デバイスの各層の形成工程の歩留り影響度を定量化し、電子デバイスの不良原因の絞込みを可能とする。【解決手段】 ウェーハの層形成毎に異物検査を行ない(ステップ11)、夫々毎に、異物が一度も検出されなかったチップ、即ち、異物無チップのみからなるウエーハを仮想する(ステップ12)。また、全ての層形成工程を経たウェーハについて、電気検査を行ない、良品チップと不良品チップとに区分けする良/不良判定27を行なう(ステップ17)。そして、そして、ステップ12で得られた各異物検査毎の仮想のウェーハ夫々について、異物無チップのみが存在するものとして良/不良判定結果27から歩留りを算出する。この算出した歩留りを用いて上記仮想ウェーハ毎の、即ち、層形成の製造工程毎の歩留り影響度を定量化する。
請求項(抜粋):
回路パターンなどの層が多層化されてなる複数のチップを有する電子デバイスの製造方法において、層が形成される毎に、異物や外観などの少なくともいずれかの欠陥検査をチップ毎に行なう第1のステップと、該第1のステップでの該欠陥検査毎に、該欠陥検査及び過去の全ての欠陥検査で欠陥が1つも検出されないチップを欠陥無チップとして抽出する第2のステップと、層形成された該電子デバイスを該チップ毎に電気検査し、良品チップと不良品チップとに区分する第3のステップと、該第2ステップによる該欠陥検査毎の抽出結果と該第3のステップで得られた区分結果とを突き合わせ、該欠陥検査毎に、該欠陥検査までの欠陥無チップのみからなるものとしたときの歩留りを算出する第4のステップとを有し、該電子デバイスの歩留りに低下原因となる層を絞り込むことを特徴とする電子デバイスの品質管理方法。
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る