半導体パッケージ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願2003-277232
公開番号（公開出願番号）：特開2005-044989
出願日： 2003年07月22日
公開日（公表日）： 2005年02月17日
要約：

【課題】フェイスダウン実装における接続信頼性の高い半導体パッケージを提供し、またフェイスダウン実装における配線基板と半導体チップとのアライメントの簡略化が可能な半導体パッケージの製造方法を提供する。【解決手段】大径チップ(半導体チップ)3上に、複数の配線基板4と小径チップ(他の半導体チップ)3とがフェイスダウン実装された半導体パッケージ1である。大径チップ3上には放熱板を搭載しても良く、配線基板にはスリットを設けても良い。このような半導体パッケージ1の製造においては、大径チップ3毎に分割する前のウェハに対して、配線基板4や小径チップ3をフェイスダウン接続し、その後ウェハを大径チップ3毎に分割する。【選択図】図1

請求項（抜粋）：