特許
J-GLOBAL ID：200903006706840633
強誘電体メモリ
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-175959
公開番号（公開出願番号）：特開2000-011665
出願日： 1998年06月23日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】FRAMのメモリセルに対するリフレッシュ動作を導入することにより、FRAMセルのインプリントを抑制し、ソフトエラーの発生を防止する。【解決手段】FRAMにおいて、外部制御信号(/WEビフォア/CE)に基づいたタイミングで、メモリセルアレイ10における任意のメモリセルを選択して当該選択セルから二値データを読み出すデータ読み出し動作、読み出された二値データとは論理レベルが反対のデータを選択セルに書き込む反対データ書き込み動作、読み出されたデータと同じ論理レベルの二値データを選択セルに再び書き込む同一データ書き込み動作を一連として行うリフレッシュ動作を制御するリフレッシュ制御回路系(23、24、25、26)を具備する。
請求項（抜粋）：
強誘電体メモリセルを行列状に配置してなるメモリセルアレイを備えた強誘電体メモリにおいて、所定のタイミングに前記メモリセルアレイにおける任意のメモリセルを選択して、当該選択セルから二値データを読み出すデータ読み出し動作、読み出された二値データとは論理レベルが反対のデータを前記選択セルに書き込む反対データ書き込み動作、前記読み出されたデータと同じ論理レベルの二値データを前記選択セルに再び書き込む同一データ書き込み動作を一連のリフレッシュ動作として行うように制御するリフレッシュ制御回路を具備することを特徴とする強誘電体メモリ。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
5B024AA03
, 5B024BA29
, 5B024CA07
, 5B024DA01
