特許
J-GLOBAL ID:200903006840571576

コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス

発明者:
出願人/特許権者:
代理人 (3件): 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別:公開公報
出願番号(国際出願番号):特願2004-013228
公開番号(公開出願番号):特開2004-304162
出願日: 2004年01月21日
公開日(公表日): 2004年10月28日
要約:
【課題】 真空装置を用いずにコンタクトホールを形成する。【解決手段】 多結晶シリコン膜14のソース領域16、ドレイン領域18およびゲート電極34の上の、コンタクトホール形成領域に対応した位置のレジスト膜を露光、現像してマスクピラー40を形成する。その後、マスクピラー40を除いたガラス基板10の全面に液体絶縁材料を塗布して絶縁層42を形成する。次に、マスクピラー40をアッシングして除去し、絶縁層42、ゲート絶縁膜26を貫通させた第2コンタクトホール44、第1コンタクトホール28を形成する。【選択図】 図2
請求項(抜粋):
絶縁膜を介して設けられる第1導電部と第2導電部とを電気的に接続するためのコンタクトホールの形成方法であって、 前記第1導電部上のコンタクトホールの形成領域にマスク材を設けるマスク形成工程と、 前記マスク材を除いた基板の全面に絶縁膜を形成する絶縁膜形成工程と、 前記マスク材を除去して前記絶縁膜に貫通孔を形成するマスク材除去工程と、 を有することを特徴とするコンタクトホール形成方法。
IPC (4件):
H01L21/768 ,  H01L21/28 ,  H01L21/336 ,  H01L29/786
FI (4件):
H01L21/90 A ,  H01L21/28 L ,  H01L29/78 616S ,  H01L29/78 627C
Fターム (89件):
4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD06 ,  4M104DD15 ,  4M104DD20 ,  4M104DD26 ,  4M104DD51 ,  4M104DD55 ,  4M104DD68 ,  4M104DD71 ,  4M104DD78 ,  4M104EE03 ,  4M104EE14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG20 ,  4M104HH08 ,  4M104HH11 ,  4M104HH12 ,  4M104HH13 ,  4M104HH14 ,  4M104HH15 ,  4M104HH20 ,  5F033GG04 ,  5F033HH07 ,  5F033HH38 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ38 ,  5F033KK04 ,  5F033LL04 ,  5F033MM02 ,  5F033PP26 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ53 ,  5F033QQ54 ,  5F033QQ65 ,  5F033QQ73 ,  5F033QQ85 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033RR22 ,  5F033SS08 ,  5F033SS22 ,  5F033VV15 ,  5F033XX01 ,  5F033XX02 ,  5F033XX03 ,  5F033XX09 ,  5F033XX13 ,  5F033XX33 ,  5F033XX34 ,  5F110AA16 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE42 ,  5F110FF02 ,  5F110FF27 ,  5F110FF35 ,  5F110GG02 ,  5F110GG13 ,  5F110GG42 ,  5F110GG57 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HL14 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110NN34 ,  5F110NN36 ,  5F110PP03 ,  5F110QQ01
引用特許:
出願人引用 (1件) 審査官引用 (8件)
全件表示

前のページに戻る