特許
J-GLOBAL ID：200903007013915431

半導体装置

発明者：
立山 雄一

立山 雄一 について

, 
竹内 久人

竹内 久人 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-326562
公開番号（公開出願番号）：特開2000-150798
出願日： 1998年11月17日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 高精度な発振周波数の安定性が要求される携帯電話機等の発振回路に使用した場合に、安定した発振周波数を得ることのできる容量や抵抗の構造を有した半導体装置を実現する。【解決手段】 P型半導体基板56上に、エピタキシャル成長させたN型半導体層54と、N型埋め込み拡散層57と、N型半導体層54を電気的に分離するためN型半導体層54の上下の両面から拡散されたP型拡散層からなる素子分離層55とを形成し、N型半導体層54及び素子分離層55上に跨がってP型半導体層73を形成し、P型半導体層73上に絶縁膜52,容量の下部電極となるポリシリコン層70,容量絶縁膜76,容量の上部電極となる金属層78を順次形成している。P型半導体基板56を接地することによりP型拡散層からなる素子分離層55を介してP型半導体層73が接地電位に固定され、ポリシリコン層70に付加された寄生容量の値が変化しない。
請求項（抜粋）：
第1導電型の第1の半導体層と、前記第1の半導体層上に形成した第1導電型とは異なる第2導電型の第2の半導体層と、前記第1の半導体層上でかつ前記第2の半導体層の周囲に形成され前記第2の半導体層を電気的に隔離する第1導電型の半導体領域からなる素子分離層と、前記第2の半導体層上に形成され前記素子分離層と接した第1導電型の第3の半導体層と、前記第3の半導体層上に形成した第1の絶縁膜と、前記第1の絶縁膜上に形成され容量の下部電極となるポリシリコン層と、前記ポリシリコン層上に形成した容量絶縁膜と、前記容量絶縁膜上に形成され容量の上部電極となる金属層とを備えた半導体装置。
IPC (2件)：
H01L 27/04 ,  H01L 21/822
FI (2件)：
H01L 27/04 C ,  H01L 27/04 P
Fターム (6件)：
5F038AC05 ,  5F038AC14 ,  5F038CA09 ,  5F038CD04 ,  5F038EZ04 ,  5F038EZ20
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM