特許
J-GLOBAL ID:200903007334675823

画素アレイ

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2007-061647
公開番号(公開出願番号):特開2008-227057
出願日: 2007年03月12日
公開日(公表日): 2008年09月25日
要約:
【課題】TFTをそれぞれ有する複数の画素からなる画素アレイにおいて、画素の電気的特性に影響を及ぼすことなく、容易に高密度化することが可能な画素アレイを提供する。【解決手段】2次元マトリクス状に配列され、TFTをそれぞれ備えた複数の画素を有する画素アレイにおいて、複数の画素のうち隣接する所定数の画素にそれぞれ設けられたTFTは互いに近接して配置され、該TFTの半導体膜は近接する複数のTFTに渡って連続して形成され、半導体膜が連続して形成された複数のTFTを電気的に分離するTFT分離手段を有する。【選択図】図8
請求項(抜粋):
2次元マトリクス状に配列され、TFTをそれぞれ備えた複数の画素を有する画素アレイにおいて、 前記複数の画素のうち隣接する所定数の前記画素にそれぞれ設けられた前記TFTは互いに近接して配置され、該TFTの半導体膜は近接する複数の前記TFTに渡って連続して形成され、 前記半導体膜が連続して形成された複数の前記TFTを電気的に分離するTFT分離手段を有することを特徴とする画素アレイ。
IPC (3件):
H01L 29/786 ,  H01L 21/336 ,  H01L 51/05
FI (5件):
H01L29/78 612C ,  H01L29/78 621 ,  H01L29/78 618B ,  H01L29/78 612D ,  H01L29/28 100A
Fターム (27件):
5F110AA06 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE37 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG05 ,  5F110GG42 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK32 ,  5F110HK33 ,  5F110QQ01
引用特許:
出願人引用 (3件) 審査官引用 (2件)
  • 表示装置
    公報種別:公開公報   出願番号:特願平9-177454   出願人:セイコーエプソン株式会社
  • 特開平3-185428

前のページに戻る