特許
J-GLOBAL ID：200903007345388222

半導体装置の製造方法

発明者：
中澤 治雄

中澤 治雄 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2000-339337
公開番号（公開出願番号）：特開2002-151692
出願日： 2000年11月07日
公開日（公表日）： 2002年05月24日
要約：
【要約】【課題】ウエハの反り量を小さく抑制し、高い生産性により、低コスト化できる半導体装置の製造方法を提供する。【解決手段】ウエハ1の表面側の周辺部4に、金属膜5を形成することで、裏面金属膜19を形成した後のウエハ1の反り量を小さくする。
請求項（抜粋）：
複数の半導体素子と、該半導体素子を分離する素子分離領域とを有する半導体ウエハで、該半導体ウエハの裏面側に、前記半導体素子の裏面電極となる第1金属膜が形成され、前記半導体ウエハが前記素子分離領域で切断されて、形成される半導体装置の製造方法において、半導体ウエハに、複数の半導体素子が形成される工程と、前記半導体ウエハの表面側の素子分離領域に前記半導体ウエハより熱膨張係数が大きい薄膜が形成される工程と、前記半導体ウエハの裏面側に第1金属膜が形成される工程と、前記半導体ウエハが前記素子分離領域で切断される工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/78 655 ,  H01L 29/78 ,  H01L 21/301
FI (3件)：
H01L 29/78 655 Z ,  H01L 29/78 655 F ,  H01L 21/78 L
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM