特許

J-GLOBAL ID：200903007882957489

MOS半導体の製造方法

発明者： 陳 進來 ,  林 建廷 ,  周 志文
出願人/特許権者： 聯華電子股▲分▼有限公司
代理人 (1件)： 西教 圭一郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-374259
公開番号（公開出願番号）：特開2000-196079
出願日： 1998年12月28日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 高度に集積化された素子に適したMOS半導体の改良された製造方法を提供する。【解決手段】 MOS半導体の製造方法は基板上にゲートを形成することを含む。延長ソース/ドレインはゲート近傍の基板内に形成される。重くて基板内の拡散係数が低い不純物を注入するイオン注入工程が実施される。高濃度にドープされたハロゲン領域は、基板内の延長ソース/ドレインの下に形成される。基板内の延長ソース/ドレインの側のゲートの下に、ハロゲン注入領域を形成するため、斜めハロゲン注入工程が実施される。

請求項（抜粋）：

MOS半導体の製造方法において、基板上にゲートを形成する工程と、基板内のゲート近傍に延長ソース/ドレインを形成する工程と、延長ソース/ドレインの下の基板内に高濃度にドープされたハロゲン領域を形成する工程と、ゲートのサイドウォール上にスペーサーを形成する工程と、スペーサー近傍の基板内にソース/ドレイン領域を形成する工程とを含むMOS半導体の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/265

FI (2件)：

H01L 29/78 301 S ,  H01L 21/265 604 V

Fターム (16件)：

5F040DA18 ,  5F040DC01 ,  5F040EC07 ,  5F040EF01 ,  5F040EF02 ,  5F040EF11 ,  5F040EM01 ,  5F040EM02 ,  5F040EM03 ,  5F040FA03 ,  5F040FA05 ,  5F040FA07 ,  5F040FB02 ,  5F040FC13 ,  5F040FC14 ,  5F040FC15

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-277688   出願人：ソニー株式会社
• 非対称MOSデバイスおよびその製造方法
  公報種別：公開公報   出願番号：特願平7-347275   出願人：サン・マイクロシステムズ・インコーポレーテッド
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-067098   出願人：シャープ株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-004931   出願人：株式会社東芝