特許
J-GLOBAL ID：200903007993793256

半導体不揮発性記憶装置およびその製造方法

発明者：
池田 直史

池田 直史 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-226265
公開番号（公開出願番号）：特開2000-012813
出願日： 1998年08月10日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】品質を向上して、高集積化に適したSA-STIセルを用いた半導体不揮発性記憶装置およびその製造方法を提供する。【解決手段】表面にチャネル形成領域を有する半導体基板10と、チャネル形成領域を複数領域に分離するように半導体基板に形成された溝に埋め込まれた素子分離絶縁膜24aと、チャネル形成領域上に形成されたゲート絶縁膜20aと、ゲート絶縁膜の上層に形成された第1フローティングゲートおよびその対向する側面に形成された第2フローティングゲートとを有するフローティングゲート33aと、第1フローティングゲートおよび第2フローティングゲートの上層に形成された中間絶縁膜25aと、中間絶縁膜の上層に形成されたコントロールゲート31と、チャネル形成領域に接続して形成されたソース・ドレイン領域13とを有するメモリトランジスタを有する構成とする。
請求項（抜粋）：
表面にチャネルが形成されるチャネル形成領域を有する半導体基板と、前記チャネル形成領域を複数領域に分離するように前記半導体基板に形成された溝と、前記溝に埋め込まれた素子分離絶縁膜と、前記チャネル形成領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上層に形成された第1フローティングゲートと、前記第1フローティングゲートの対向する側面において前記第1フローティングゲートと接続して形成された第2フローティングゲートと、前記第1フローティングゲートおよび第2フローティングゲートの上層に形成された中間絶縁膜と、前記中間絶縁膜の上層に形成されたコントロールゲートと、前記チャネル形成領域に接続して形成されたソース・ドレイン領域とを有するメモリトランジスタを有する半導体不揮発性記憶装置。
IPC (5件)：
H01L 27/115 ,  H01L 21/76 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 27/10 434 ,  H01L 21/76 L ,  H01L 29/78 371
Fターム (47件)：
5F001AA23 ,  5F001AA30 ,  5F001AA33 ,  5F001AA43 ,  5F001AA63 ,  5F001AB08 ,  5F001AD19 ,  5F001AD41 ,  5F001AD52 ,  5F001AD53 ,  5F001AD60 ,  5F001AE08 ,  5F001AG07 ,  5F001AG10 ,  5F001AG28 ,  5F032AA39 ,  5F032CA17 ,  5F032DA02 ,  5F032DA24 ,  5F032DA25 ,  5F032DA26 ,  5F032DA28 ,  5F083EP03 ,  5F083EP23 ,  5F083EP33 ,  5F083EP55 ,  5F083EP76 ,  5F083EP77 ,  5F083EP78 ,  5F083ER22 ,  5F083GA22 ,  5F083HA02 ,  5F083JA04 ,  5F083JA33 ,  5F083JA35 ,  5F083JA36 ,  5F083JA53 ,  5F083KA12 ,  5F083KA13 ,  5F083KA14 ,  5F083MA06 ,  5F083MA20 ,  5F083NA01 ,  5F083PR05 ,  5F083PR06 ,  5F083PR29 ,  5F083PR39
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM