特許
J-GLOBAL ID：200903008267046790

半導体記憶装置、その書き込み方法及び読み出し方法、並びにそれを用いた集積回路装置

発明者：
洗 暢俊

洗 暢俊 について

, 
足立 浩一郎

足立 浩一郎 について

, 
岩田 浩

岩田 浩 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-123863
公開番号（公開出願番号）：特開2002-319637
出願日： 2001年04月23日
公開日（公表日）： 2002年10月31日
要約：
【要約】【課題】本発明は、閾値ばらつきを抑えることができ、かつ低消費電力性に優れた信頼性の高い半導体記憶装置と、その書き込み方法及び読み出し方法、並びにそれを用いた集積回路装置を提供することを目的とする。【解決手段】本発明の半導体記憶装置では、直接トンネリング可能なゲート絶縁膜13を用いており、情報を書き込む際には、ゲート絶縁膜13が直接トンネリング可能となるゲート電圧を、反転層17が消滅するまで一定して印加し続ける。逆に、情報を読み出す際には、反転層17が形成され、かつゲート絶縁膜13が直接トンネリング不可能なように、ゲート電圧とバイアス電圧を制御する。
請求項（抜粋）：
半導体基板と、該半導体基板に形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成された電荷蓄積層と、該電荷蓄積層上に形成された絶縁膜と、該絶縁膜上に形成されたコントロールゲートと、から成る電界効果型トランジスタによって構成される半導体記憶装置において、前記ゲート絶縁膜として、電荷の直接トンネリングが可能な薄膜を用いたことを特徴とする半導体記憶装置。
IPC (6件)：
H01L 21/8247 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
H01L 29/78 371 ,  H01L 27/10 434 ,  G11C 17/00 621 A ,  G11C 17/00 611 E
Fターム (36件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD05 ,  5B025AE06 ,  5B025AE08 ,  5F083EP02 ,  5F083EP17 ,  5F083EP18 ,  5F083EP23 ,  5F083EP48 ,  5F083EP50 ,  5F083ER09 ,  5F083GA05 ,  5F083LA03 ,  5F083LA08 ,  5F083NA01 ,  5F083PR05 ,  5F083PR12 ,  5F083ZA21 ,  5F101BA02 ,  5F101BA07 ,  5F101BA24 ,  5F101BA35 ,  5F101BA45 ,  5F101BA54 ,  5F101BB05 ,  5F101BC01 ,  5F101BD02 ,  5F101BD35 ,  5F101BD36 ,  5F101BE02 ,  5F101BE05 ,  5F101BF05 ,  5F101BH04
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM