特許
J-GLOBAL ID：200903008353288373
フラッシュメモリアレイ消去方法及びフラッシュメモリアレイ消去回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平10-268790
公開番号（公開出願番号）：特開平11-185483
出願日： 1998年09月22日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 フラッシュメモリアレイの信頼性と操作寿命を向上させることのできるセル消去方法及びセル消去回路を提供すること【解決手段】 第1手順の第1段階においては、過剰消去されたセルが検出される。過剰消去されたセルのしきい値電圧は、被消去状態のセルの最低目標しきい値電圧Vteminよりも低い。そのようなセル群が発見された場合には、該セル群のしきい値電圧を調整(矯正)する為に第1手順の第2段階で、第1しきい値矯正電圧信号を使用して、該セル群のしきい値電圧がVteminとVtemaxの間にある制御可能電圧Vtspより上の分布範囲内に押し上げられる(ここで、Vtemaxとは被消去状態のセルの最高目標しきい値電圧である。)。第2手順の第1段階においては、Vtspより高いしきい値電圧を持つ消去不足のセルが検出される。消去不足のセルが検出された場合にのみ、全アレイに消去パルスが印加される。
請求項（抜粋）：
フラッシュメモリアレイ内の過剰消去されたメモリセル群を矯正する方法であって、(a)消去状態にあるセルの最小目標しきい値電圧Vteminよりも低いしきい値電圧を持つ過剰消去されたメモリセル群を検出するステップと(b)しきい値調整電圧信号を生成して過剰消去されたメモリセル群のしきい値電圧が消去状態にあるセルの最大目標しきい値電圧Vtemaxより低くVteminより高いしきい値電圧Vtspに設定されるように調整するステップを備えた事を特徴とする被過剰消去メモリセル矯正方法。
引用特許：
前のページに戻る
