特許
J-GLOBAL ID：200903008640626301

半導体装置の製造方法

発明者：
王 杰

王 杰 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


代理人 (1件)： 油井 透 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-182250
公開番号（公開出願番号）：特開2001-015708
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 容量電極周辺にTEOSを原料とする層間絶縁膜が形成されている場合でも、ウェハ面内で均一で安定したHSG膜が形成できるようにする。【解決手段】 シリコンウェハ上に容量電極となる清浄なアモルファスシリコン膜を形成する。その上で、まず、ウェハ面内温度が均一化する前にモノシランもしくはジシランの化合物気体を供給して、層間絶縁膜より放出された水分に起因するアモルファスシリコン表面の酸化を防止する。つぎにウェハ面内温度がある程度均一化してから再び前記化合物気体を供給してHSG結晶核を形成する。このときの化合物気体の供給量は、第1段階の方が第2段階より小さくして原料の無駄をなくす。
請求項（抜粋）：
基板上に形成した容量電極の下地となるアモルファスシリコン膜の表面に、HSG結晶核を形成し、それを成長させて電極表面積を拡大するためのHSG結晶粒とする半導体装置の製造方法において、前記容量電極の周辺にTEOSを原料とする層間絶縁膜が形成されている場合に、前記HSG結晶核を形成する際、HSG結晶核原料となるモノシランもしくはジシランの化合物気体を2段階に分けて供給することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/31 ,  H01L 21/316
FI (3件)：
H01L 27/10 621 Z ,  H01L 21/31 B ,  H01L 21/316 X
Fターム (39件)：
5F045AA06 ,  5F045AB04 ,  5F045AB32 ,  5F045AC01 ,  5F045AC07 ,  5F045AD09 ,  5F045AD10 ,  5F045AF03 ,  5F045BB02 ,  5F045BB08 ,  5F045BB14 ,  5F045CB05 ,  5F045DA61 ,  5F045DQ17 ,  5F045EB08 ,  5F045EB09 ,  5F045EB13 ,  5F045EE12 ,  5F045EE18 ,  5F045EK22 ,  5F045EN04 ,  5F045HA16 ,  5F058BA11 ,  5F058BC02 ,  5F058BF04 ,  5F058BF23 ,  5F058BF29 ,  5F058BF37 ,  5F058BF38 ,  5F058BG01 ,  5F058BG02 ,  5F058BG03 ,  5F058BG04 ,  5F058BH02 ,  5F058BJ01 ,  5F083AD21 ,  5F083AD62 ,  5F083JA56 ,  5F083PR21
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM