特許
J-GLOBAL ID：200903008823218709

半導体積層構造および半導体素子

発明者：
荒井 千広

荒井 千広 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (2件)： 藤島 洋一郎 ,  三反崎 泰司
公報種別：公開公報
出願番号（国際出願番号）：特願2006-241409
公開番号（公開出願番号）：特開2008-066446
出願日： 2006年09月06日
公開日（公表日）： 2008年03月21日
要約：
【課題】積層面内方向の接合容量の小さな受光素子を含む半導体装置を提供する。【解決手段】p型半導体層11とn型半導体層12とのPN接合によってフォトダイオードが構成されている。フォトダイオードの周囲に、n型半導体層12を複数の受光領域Sに分離する第1p型素子分離領域13と、第1p型素子分離領域13の表面の一部からn型半導体層12の表面の一部に渡って形成された素子分離絶縁層14と、第1p型素子分離領域13およびn型半導体層12の双方に接して設けられると共に第1p型素子分離領域13よりも受光領域S側に突出して設けられた第2p型素子分離領域16とを備える。【選択図】図1
請求項（抜粋）：
第1導電型半導体層と、 前記第1導電型半導体層上に設けられた第2導電型半導体層と、 前記第2導電型半導体層を複数の受光領域に分離すると共に第1導電型不純物を有する第1素子分離領域と、 前記第1素子分離領域の表面の一部から前記第2導電型半導体層の表面の一部に渡って形成された素子分離絶縁層と、 前記第1素子分離領域および前記第2導電型半導体層の双方に接して設けられると共に前記第1素子分離領域よりも前記受光領域側に突出して設けられ、さらに前記第1導電型半導体層のうち前記第2導電型半導体層と接する表層よりも高濃度の第1導電型不純物を有する第2素子分離領域と を備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 31/10 ,  H01L 21/76 ,  H01L 27/14
FI (4件)：
H01L31/10 A ,  H01L21/76 M ,  H01L21/76 L ,  H01L27/14 Z
Fターム (30件)：
4M118AA10 ,  4M118AB10 ,  4M118BA02 ,  4M118CA03 ,  4M118FC06 ,  4M118FC09 ,  4M118FC18 ,  4M118FC20 ,  5F032AA14 ,  5F032AA35 ,  5F032AA44 ,  5F032AB01 ,  5F032AC01 ,  5F032BA01 ,  5F032BA05 ,  5F032CA14 ,  5F032CA15 ,  5F032CA17 ,  5F032CA18 ,  5F032DA12 ,  5F032DA53 ,  5F049MA02 ,  5F049MB03 ,  5F049NA03 ,  5F049NB08 ,  5F049PA09 ,  5F049PA10 ,  5F049QA03 ,  5F049QA12 ,  5F049SS03
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM