特許
J-GLOBAL ID:200903009066839284

デバイスパッケージ、ならびにその製造方法および試験方法

発明者:
出願人/特許権者:
代理人 (2件): 千田 稔 ,  橋本 幸治
公報種別:公開公報
出願番号(国際出願番号):特願2004-267167
公開番号(公開出願番号):特開2005-136384
出願日: 2004年09月14日
公開日(公表日): 2005年05月26日
要約:
【課題】 気密性がよく、小型で低コストの通信用ミクロ光学デバイスパッケージを提供する。【解決手段】 ミクロ光学デバイスパッケージ500は、オプトエレクトロニックデバイス12,18やレンズ22、32や、ファイバ42、蓋200を設置する溝等の表面加工領域が形成された光学マイクロベンチ100に、前述の光学素子12、18、22,32を設置し、その後光を透過する側壁220を有する蓋200を光学マイクロベンチ100に、気密性を持たせて設置する。【選択図】 図5A
請求項(抜粋):
ベース基体であって、前記ベース基体の表面上のオプトエレクトロニクスデバイス取り付け領域と、蓋取り付け領域とを含むベース基体と、 前記オプトエレクトロニクスデバイス取り付け領域上に取り付けられたオプトエレクトロニクスデバイスと、 前記蓋取り付け領域上に取り付けられた蓋であって、前記ベース基体と前記蓋との間に密閉容積が形成される蓋と、 を含み、 前記オプトエレクトロニクスデバイスは前記密閉容積内にあり、前記蓋は、前記オプトエレクトロニクスデバイスへのまたは前記オプトエレクトロニクスデバイスからの、光路に沿って所与の波長の光を伝送するのに好適な光伝送領域を有し、前記蓋取り付け領域の少なくとも一部は、前記ベース基体の表面より下で前記光路より下の深さで光路に沿って配置される、オプトエレクトロニクスデバイスパッケージ。
IPC (2件):
H01S5/022 ,  H01L23/02
FI (2件):
H01S5/022 ,  H01L23/02 F
Fターム (17件):
5F173MA02 ,  5F173MC01 ,  5F173MC22 ,  5F173MD14 ,  5F173MD33 ,  5F173ME02 ,  5F173ME14 ,  5F173ME15 ,  5F173ME32 ,  5F173ME33 ,  5F173ME63 ,  5F173ME64 ,  5F173ME86 ,  5F173MF03 ,  5F173MF23 ,  5F173MF28 ,  5F173MF39
引用特許:
出願人引用 (4件)
  • 米国仮出願第60/502,868号明細書
  • 米国特許出願公開第09/519,165号明細書
  • 欧州特許出願公開第0895111号明細書
全件表示
審査官引用 (9件)
  • 光半導体モジュール
    公報種別:公開公報   出願番号:特願平5-229781   出願人:株式会社東芝
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願2000-370175   出願人:松下電器産業株式会社
  • 光モジュール
    公報種別:公開公報   出願番号:特願2001-147358   出願人:株式会社日立製作所
全件表示

前のページに戻る