特許
J-GLOBAL ID：200903009188498780

半導体装置用の低誘電率絶縁膜を形成する方法

発明者：
松木 信雄

松木 信雄 について

, 
梅本 浄二郎

梅本 浄二郎 について

, 
兵頭 靖得

兵頭 靖得 について


出願人/特許権者：
日本エー・エス・エム株式会社

日本エー・エス・エム株式会社 について


代理人 (1件)： 竹内 澄夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-134652
公開番号（公開出願番号）：特開2002-353209
出願日： 2002年05月09日
公開日（公表日）： 2002年12月06日
要約：
【要約】【課題】CVDを使ってSi材料から成る多孔構造を有する低誘電率膜を形成する。【解決手段】低誘電率を有する薄膜がプラズマ反応によって半導体基板上に形成されるところの方法であって、該方法は、(i)半導体基板が下部ステージ上に載置されるところのプラズマCVD処理用反応チャンバ内に反応ガスを導入する工程、及び(ii)基板表面から電荷を削減若しくは放電しながらプラズマ反応によって基板上に薄膜を形成する工程を含む。反応チャンバ内には、プラズマ励起用の上部領域及び基板上に膜を形成するための下部領域が形成される。反応チャンバの内部を上部領域及び下部領域に分割するために中間電極が使用される。放電は特に中間電極と下部ステージとの間に配置された低温プレートを使用することによって基板表面上に水蒸気分子を凝結させるよう下部ステージの温度を低下させることにより実行される。
請求項（抜粋）：
プラズマ反応によって半導体基板上に薄膜を形成するための方法であって、半導体基板が下部ステージに載置されるところのプラズマCVD処理用反応チャンバ内に反応ガスを導入する工程と、基板表面から電荷を削減若しくは放電しながらプラズマ反応によって基板上に薄膜を形成する工程と、から成る方法。
IPC (3件)：
H01L 21/31 ,  H01L 21/316 ,  H01L 21/768
FI (3件)：
H01L 21/31 C ,  H01L 21/316 X ,  H01L 21/90 K
Fターム (43件)：
5F033RR01 ,  5F033RR29 ,  5F033SS01 ,  5F033SS04 ,  5F033SS15 ,  5F033XX24 ,  5F045AA08 ,  5F045AB32 ,  5F045AC08 ,  5F045AC09 ,  5F045AC11 ,  5F045AC16 ,  5F045AC17 ,  5F045AD03 ,  5F045AD04 ,  5F045AE23 ,  5F045AF03 ,  5F045BB16 ,  5F045CB05 ,  5F045DC63 ,  5F045DP03 ,  5F045EB02 ,  5F045EF05 ,  5F045EH06 ,  5F045EH14 ,  5F045EH20 ,  5F045EJ02 ,  5F045EK26 ,  5F045EK30 ,  5F045GB05 ,  5F045HA16 ,  5F058BA20 ,  5F058BC02 ,  5F058BC20 ,  5F058BF07 ,  5F058BF25 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BF39 ,  5F058BG03 ,  5F058BH04 ,  5F058BJ02
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM