特許
J-GLOBAL ID：200903009464986769

半導体集積回路装置の製造方法

発明者：
高橋 正人

高橋 正人 について

, 
赤松 史郎

赤松 史郎 について

, 
佐藤 聡彦

佐藤 聡彦 について

, 
大和田 福夫

大和田 福夫 について

, 
加藤 正高

加藤 正高 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-325511
公開番号（公開出願番号）：特開2007-123917
出願日： 2006年12月01日
公開日（公表日）： 2007年05月17日
要約：
【課題】不揮発性メモリを有する半導体集積回路装置の周辺回路のゲート電極の抵抗を低下させる。【解決手段】2層ゲート電極構造の不揮発性メモリセルと同じゲート電極構造によって周辺回路用のMOSQAのゲート電極GAを構成し、そのゲート電極GAを構成する導体膜4,6間を接続するコンタクトホールSCを、そのゲート電極GAの平面内において活性領域LAと平面的に重なる位置に配置した。【選択図】図15
請求項（抜粋）：
分離領域および前記分離領域によって規定された活性領域を有する半導体基板と、 前記半導体基板に形成された複数の不揮発性メモリセルと、前記不揮発性メモリセルの周辺回路用の第1電界効果トランジスタとを有する半導体集積回路装置の製造方法であって、 (a)前記半導体基板に前記分離領域を形成することによって、前記分離領域によって規定された活性領域を形成する工程、 (b)前記不揮発性メモリセルの前記半導体基板上に第1絶縁膜を形成する工程、 (c)前記第1電界効果トランジスタの前記半導体基板上に第1ゲート絶縁膜を形成する工程、 (d)前記第1絶縁膜上に第1導電膜を形成する工程、 (e)前記第1導電膜上に第2導電膜を形成する工程、 (f)前記第2導電膜上に第2絶縁膜を形成する工程、 (g)前記第2絶縁膜上に第3導電膜を形成する工程、 (h)前記第1電界効果トランジスタの前記第3導体膜および前記第2絶縁膜に孔を形成する工程、 (i)前記第3導電膜上および前記孔内に第4導電膜を形成する工程であって、前記第1電界効果トランジスタの前記第4導体膜と前記第2導体膜を接続する工程、 (j)前記第4導体膜、前記第3導体膜、前記第2の絶縁膜、前記第2導体膜および前記第1導体膜を順次パターニングすることにより、前記不揮発性メモリセルの浮遊ゲート電極および制御ゲート電極を形成し、且つ、前記第1電界効果トランジスタのゲート電極を形成する工程、 を有することを特徴とする半導体集積回路装置の製造方法。
IPC (8件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/06
FI (6件)：
H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481 ,  H01L27/10 461 ,  H01L27/08 102C ,  H01L27/06 311C
Fターム (73件)：
5F048AA02 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AB06 ,  5F048AB07 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BB13 ,  5F048BB16 ,  5F048BC06 ,  5F048BC18 ,  5F048BE03 ,  5F048BE04 ,  5F048BF07 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F048BF19 ,  5F048BG13 ,  5F048CC01 ,  5F048CC09 ,  5F048CC15 ,  5F048CC16 ,  5F048CC18 ,  5F048CC19 ,  5F048DA25 ,  5F083EP04 ,  5F083EP22 ,  5F083EP55 ,  5F083EP56 ,  5F083EP79 ,  5F083GA09 ,  5F083GA15 ,  5F083JA04 ,  5F083JA35 ,  5F083JA36 ,  5F083JA40 ,  5F083JA53 ,  5F083KA06 ,  5F083KA08 ,  5F083LA07 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083NA04 ,  5F083PR39 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR46 ,  5F083PR47 ,  5F083PR53 ,  5F083PR54 ,  5F083PR56 ,  5F083ZA12 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB02 ,  5F101BD27 ,  5F101BD34 ,  5F101BD35 ,  5F101BD36 ,  5F101BE05 ,  5F101BH21
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
  • 特開平3-283570
  • 半導体装置
    公報種別：公開公報   出願番号：特願平4-276096   出願人：セイコーエプソン株式会社
  • 不揮発性半導体メモリ
    公報種別：公開公報   出願番号：特願平10-084379   出願人：株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM