特許
J-GLOBAL ID：200903009690751600
適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2005-232486
公開番号（公開出願番号）：特開2006-060808
出願日： 2005年08月10日
公開日（公表日）： 2006年03月02日
要約：
【課題】 適応型プリエンファシス装置、データ通信用送信機、データ通信用送受信装置、及び適応型プリエンファシス方法を提供する。【解決手段】 データ通信システムにおいて、プリエンファシス回路は、プリエンファシス制御値に基づいて直列データストリームをプリエンファシスして第1伝送線を通じて受信機に伝送する。プリエンファシスコントローラは、前記プリエンファシス制御値に基づいてプリエンファシスされた直列データストリームの伝送エラーの測定値を前記受信機から第2伝送線を介して受信して前記伝送エラーが最小であるとき、またはアイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定する。送信機側で伝送線の長さ及び伝送速度などの伝送条件に最も適合した最適のプリエンファシス値を自動に設定することができるので、受信されたデータの信号間干渉を最小化することができる。【選択図】 図1
請求項（抜粋）：
プリエンファシス制御値に基づいて、直列データストリームをプリエンファシスして第1伝送線を介して受信機に伝送するプリエンファシス回路と、
前記プリエンファシスされた直列データストリームの伝送エラーの測定値を前記受信機から第2伝送線を介して受信し、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコンローラと、を含むことを特徴とする適応型プリエンファシス装置。
IPC (2件)：
FI (2件)：
H04B3/04 C
, H04L13/00 313
5K035AA04
, 5K035BB01
, 5K035DD01
, 5K035EE04
, 5K035GG01
, 5K046AA01
, 5K046EE32
, 5K046EE47
, 5K046EE59
