特許
J-GLOBAL ID:200903009715149977
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-175510
公開番号(公開出願番号):特開2006-310882
出願日: 2006年06月26日
公開日(公表日): 2006年11月09日
要約:
【課題】リーク電流を抑制でき、デバイスの特性を向上できる半導体装置の製造方法を提供することを目的としている。【解決手段】半導体装置は、支持基板31上に埋め込み酸化物層32を介在して形成された第1の半導体層33と、この支持基板上に形成された第2の半導体層34とを備え、上記第1の半導体層中に第1の素子が形成され、上記第2の半導体層中に第2の素子が形成されている。そして、上記支持基板と第2の半導体層との界面JSは、埋め込み酸化物層の下面と実質的に等しいか、あるいは埋め込み酸化物層より深い部分に位置することを特徴としている。上記第2の素子の活性領域を、上記支持基板と第2の半導体層との界面を避けて形成できるので、リーク電流を抑制でき、デバイスの特性を向上できる。【選択図】 図1
請求項(抜粋):
半導体基板上に埋め込み酸化物層を介在して第1の半導体層が形成されたSOI基板における、前記第1の半導体層及び前記埋め込み酸化物層を選択的に除去し、半導体基板の一部の表面を露出させる工程と、
前記半導体基板の露出された領域を深さ方向に除去する工程と、
前記半導体基板を深さ方向に除去した領域内を第2の半導体層で埋め込む工程と
を具備することを特徴とする半導体装置の製造方法。
IPC (9件):
H01L 27/088
, H01L 21/823
, H01L 27/108
, H01L 21/824
, H01L 27/08
, H01L 21/76
, H01L 27/12
, H01L 21/762
, H01L 29/786
FI (10件):
H01L27/08 102A
, H01L27/10 625A
, H01L27/10 671
, H01L27/08 331E
, H01L27/12 F
, H01L27/12 L
, H01L21/76 D
, H01L21/76 E
, H01L29/78 621
, H01L29/78 626C
Fターム (57件):
5F032AA06
, 5F032AA09
, 5F032AA34
, 5F032AA82
, 5F032BA06
, 5F032BA08
, 5F032BB01
, 5F032CA01
, 5F032CA03
, 5F032CA14
, 5F032CA15
, 5F032CA17
, 5F032CA23
, 5F032DA12
, 5F032DA16
, 5F032DA23
, 5F032DA24
, 5F032DA25
, 5F032DA30
, 5F032DA43
, 5F032DA53
, 5F032DA74
, 5F032DA78
, 5F048AA07
, 5F048AB01
, 5F048AB03
, 5F048AC01
, 5F048AC10
, 5F048BA16
, 5F048BA19
, 5F048BC06
, 5F048BD09
, 5F048BG07
, 5F048BG13
, 5F083AD10
, 5F083AD16
, 5F083AD17
, 5F083GA06
, 5F083GA27
, 5F083HA02
, 5F083PR25
, 5F083ZA12
, 5F110AA04
, 5F110AA06
, 5F110AA30
, 5F110BB03
, 5F110BB06
, 5F110CC02
, 5F110DD05
, 5F110DD11
, 5F110DD21
, 5F110GG02
, 5F110GG12
, 5F110GG24
, 5F110NN62
, 5F110NN65
, 5F110QQ17
引用特許:
審査官引用 (16件)
-
特開平3-034347
-
特開平1-223769
-
特開平4-264724
全件表示
前のページに戻る