特許
J-GLOBAL ID：200903010013667021
不揮発性半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-002732
公開番号（公開出願番号）：特開2007-184063
出願日： 2006年01月10日
公開日（公表日）： 2007年07月19日
要約：
【課題】磁気メモリにおいてメモリセルレイアウト面積を増大させることなく高速書込を実現する。【解決手段】スピン注入型磁気メモリセル(MC)に対しソース線(SL)をワード線(WL)と平行に配設し、複数ビット単位でデータの書込/読出を実行する。書込時において、ソース線電位を所定のシーケンスで変化させ、複数の選択メモリセルが共通に接続するソース線には、動作シーケンスの各段階において一方方向にのみ電流が流れるように設定する。このデータ書込シーケンスとしては、書込データに応じて順次メモリセルに電流を流す方法および書込前にメモリセルの抵抗状態を所定の初期抵抗状態に設定した後に、書込データに応じて初期抵抗状態を変化させる態様を取ることができる。【選択図】図5
請求項（抜粋）：
行列状に配列され、各々が記憶データに応じて抵抗値が設定される記憶部を有する複数のメモリセル、
各メモリセル列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線、
各メモリセル行に対応して配置され、各々に対応の行のメモリセルが接続する複数のソース線、
データ書込時に、選択列のビット線に書込データに応じた電圧を伝達する書込回路、および
前記データ書込時に、選択行のソース線を第1および第2の電圧レベルへ所定のシーケンスで駆動するソース線駆動回路を備え、前記選択列のビット線および前記選択行のソース線との間に対応のメモリセルを介して流れる電流に応じて前記記憶部の抵抗値が設定される、不揮発性半導体記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
