特許
J-GLOBAL ID：200903010288959642

電源回路

発明者：
野田 一平

野田 一平 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (2件)： 河宮 治 ,  石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-000446
公開番号（公開出願番号）：特開2005-196354
出願日： 2004年01月05日
公開日（公表日）： 2005年07月21日
要約：
【課題】 実際のIC製造過程で発生するトランジスタ特性のばらつきによる影響を受けず、簡単な回路の追加によって、大幅な面積の増大を招くことなく、負荷電流の急峻な変動に対して高速に応答することができると共に低消費電力化を図ることができる電源回路を得る。 【解決手段】 PMOSトランジスタM6の電荷を引き抜く能力とPMOSトランジスタM7の電流減少分が出力ドライバトランジスタM5のゲート容量を放電する能力となり、速やかに出力ドライバトランジスタM5のゲート電圧を低下させて出力ドライバトランジスタM5をオンする方向に制御し、出力電圧Voutが上昇し、最終的には、分圧電圧Vd1と基準電圧Vr1が等しくなるように出力電圧Voutを安定化させるようにした。【選択図】 図1
請求項（抜粋）：
入力端子INに入力された入力電圧Vddから所定の定電圧を生成し出力電圧Voutとして出力端子OUTから出力する電源回路において、 入力された制御信号に応じた電流を前記入力端子INから出力端子OUTに出力する出力ドライバトランジスタと、 入力された制御信号に応じて該出力ドライバトランジスタの動作制御を行うバッファ回路部と、 所定の基準電圧Vr1を生成して出力する基準電圧発生回路部と、 前記出力電圧Voutを検出し、該検出した出力電圧Voutに比例した電圧Vd1を生成して出力する出力電圧検出回路部と、 前記比例電圧Vd1が前記基準電圧Vr1になるように前記バッファ回路部を介して出力ドライバトランジスタの動作制御を行う誤差増幅回路部と、 を備え、 前記バッファ回路部は、 出力端が接地された第1のトランジスタと、 第1のトランジスタの負荷となる第2のトランジスタと、 を有し、 前記第1及び第2の各トランジスタは、前記誤差増幅回路部を構成する差動対の負荷をなすカレントミラー回路を形成する各トランジスタと同じ極性のトランジスタであることを特徴とする電源回路。
IPC (1件)：
G05F1/56
FI (1件)：
G05F1/56 310F
Fターム (9件)：
5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE04 ,  5H430FF02 ,  5H430FF13 ,  5H430GG01 ,  5H430GG09 ,  5H430HH02
引用特許：
出願人引用 (1件)
  • 電圧印加回路
    公報種別：公開公報   出願番号：特願平8-275962   出願人：株式会社アドバンテスト
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM