特許

J-GLOBAL ID：200903010456703373

プログラムディスターブを減少させることができるフラッシュメモリ装置及びそのプログラム方法

発明者： 朴 鎮 城
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2008-112741
公開番号（公開出願番号）：特開2008-269775
出願日： 2008年04月23日
公開日（公表日）： 2008年11月06日
要約：

【課題】プログラムディスターブを減少させることができるフラッシュメモリ装置及びそのプログラム方法を提供する。【解決手段】本発明のフラッシュメモリ装置は、プログラム電圧、パス電圧、及び高電圧を生成する電圧発生回路と、前記電圧発生回路から提供される前記プログラム電圧、前記パス電圧、及び前記高電圧に応答してプログラム動作を行い、プログラムパス又はプログラムフェイルの如何を検証する複数のプレーンと、前記プレーンの検証結果に応答して、前記プレーンを制御する制御ロジックと、を備え、前記制御ロジックは、プログラムパスされたプレーンに印加される前記プログラム電圧及び前記パス電圧、又は前記高電圧を遮断するように前記プレーンを制御する。【選択図】図3

請求項（抜粋）：

プログラム電圧、パス電圧、及び高電圧を生成する電圧発生回路と、 前記電圧発生回路から提供される前記プログラム電圧、前記パス電圧、及び前記高電圧に応答してプログラム動作を行い、プログラムパス又はプログラムフェイルの如何を検証する複数のプレーンと、 前記プレーンの検証結果に応答して、前記プレーンを制御する制御ロジックと、を備え、 前記制御ロジックは、プログラムパスされたプレーンに印加される前記プログラム電圧及び前記パス電圧、又は前記高電圧を遮断するように前記プレーンを制御することを特徴とするフラッシュメモリ装置。

IPC (3件)：

G11C 16/02 ,  G11C 16/06 ,  G11C 16/04

FI (6件)：

G11C17/00 611F ,  G11C17/00 611A ,  G11C17/00 611G ,  G11C17/00 633D ,  G11C17/00 622E ,  G11C17/00 641

Fターム (13件)：

5B125BA02 ,  5B125BA19 ,  5B125CA19 ,  5B125DA03 ,  5B125DB02 ,  5B125DB08 ,  5B125DB12 ,  5B125EA05 ,  5B125EA07 ,  5B125EC06 ,  5B125EF09 ,  5B125FA01 ,  5B125FA02

引用特許：

出願人引用 (3件)

• 米国特許公報5,473,563号
  
• 米国特許公報5,696,717号
  
• 米国特許公報5,299,162号
  

審査官引用 (6件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-206923   出願人：株式会社東芝
• 半導体集積回路
  公報種別：公開公報   出願番号：特願2000-055106   出願人：松下電器産業株式会社
• 部分プログラムによるプログラムディスターブを防止することができるフラッシュメモリ装置
  公報種別：公開公報   出願番号：特願2004-092175   出願人：三星電子株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-368459   出願人：松下電器産業株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-254832   出願人：株式会社東芝
• NANDフラッシュメモリ装置
  公報種別：公開公報   出願番号：特願2002-358199   出願人：三星電子株式会社