特許

J-GLOBAL ID：200903010760939723

半導体装置及びその製造方法

発明者： 松岡 史倫 ,  高橋 稔
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-363710
公開番号（公開出願番号）：特開2000-188339
出願日： 1998年12月22日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】外部機器とのインターフェイス用と内部回路用に2種類以上の電源を必要とするLSIにおいて、MOSFETの駆動能力の低下を必要最小限に抑制することを目的としている。【解決手段】高い電源電圧で動作し、外部機器とのインターフェイスを行う回路を構成するMOSFET Q4の厚いゲート絶縁膜27には純粋なSiO2膜を用い、低い電源電圧で動作し、内部回路を構成するMOSFET Q3の薄いゲート絶縁膜25にはオキシナイトライド膜を用いることを特徴とする。外部電圧が直接印加されるMOSFETのゲート絶縁膜には純粋なSiO2膜を用いるため、窒素の添加による駆動能力の低下の問題が生ずることはなく、且つ内部電源電圧が印加されるMOSFETのゲート絶縁膜にはオキシナイトライド膜を用いるので、薄膜ゲート構造であってもゲート電極からのボロンの突き抜けを抑制できる。

請求項（抜粋）：

第1の電圧で動作する第1の回路と、前記第1の電圧よりも低い第2の電圧で動作する第2の回路とを単一のチップ中に備え、前記第2の回路を構成するpチャネル型トランジスタのゲート電極に、p型導電型の材料を用いる半導体装置において、前記第1の回路を構成するトランジスタのゲート絶縁膜をSiO2で構成し、前記第2の回路を構成するトランジスタのゲート絶縁膜はSiO2に窒素を添加したオキシナイトライド膜で構成したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (2件)：

H01L 27/08 102 C ,  H01L 29/78 301 G

Fターム (24件)：

5F040DA16 ,  5F040DA19 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040ED03 ,  5F040ED07 ,  5F040ED09 ,  5F040EK05 ,  5F048AA01 ,  5F048AA07 ,  5F048AA09 ,  5F048AC06 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BG14

引用特許：

審査官引用 (5件)

• 特開平1-257366
  
• メモリ素子の製造方法
  公報種別：公開公報   出願番号：特願平6-244949   出願人：エルジイ・セミコン・カンパニイ・リミテッド
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-123981   出願人：日本電気株式会社
• MOS型半導体集積回路とその製造方法
  公報種別：公開公報   出願番号：特願平5-027310   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-317602   出願人：日本電気株式会社