特許
J-GLOBAL ID：200903010805513986

薄膜トランジスタとその製造方法

発明者：
岡田 裕之

岡田 裕之 について

, 
中 茂樹

中 茂樹 について


出願人/特許権者：
国立大学法人富山大学

国立大学法人富山大学 について


代理人 (1件)： 廣澤 勲
公報種別：公開公報
出願番号（国際出願番号）：特願2008-049196
公開番号（公開出願番号）：特開2009-206388
出願日： 2008年02月29日
公開日（公表日）： 2009年09月10日
要約：
【課題】トランジスタの素子形成に自己整合技術を用いて、高速応答性が良く高密度化が容易であり、高性能な薄膜トランジスタとその製造方法を提供する。【解決手段】透光性のある透明基板32と、透明基板32上に形成された不透明なゲート電極34を有する。不透明なゲート電極34と相補的に対向するように自己整合して形成されたソース電極42及びドレイン電極44を備える。ゲート電極34と、ソース電極42及びドレイン電極44間に、透光性のゲート絶縁膜36及び透明半導体層40を備える。【選択図】図1
請求項（抜粋）：
透光性のある透明基板と、この透明基板上に形成された不透明な電極と、この不透明な電極と相補的に対向するように自己整合して形成された他方の電極と、前記各電極間に位置した透光性の絶縁膜及び透明半導体層とを備えたことを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (2件)：
H01L29/78 618B ,  H01L29/78 627C
Fターム (29件)：
5F110AA02 ,  5F110AA04 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD06 ,  5F110EE04 ,  5F110EE06 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110GG04 ,  5F110GG06 ,  5F110GG24 ,  5F110GG26 ,  5F110GG42 ,  5F110GG43 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110QQ04 ,  5F110QQ09 ,  5F110QQ12 ,  5F110QQ14
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM