特許
J-GLOBAL ID:200903011023869559

位相同期制御回路

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-157412
公開番号(公開出願番号):特開平9-008651
出願日: 1995年06月23日
公開日(公表日): 1997年01月10日
要約:
【要約】【目的】 位相同期が確立するまでの時間を短縮することも延長することも可能な位相同期制御回路の提供。【構成】 基準クロック信号Frに対する出力クロック信号Foの位相の進みまたは遅れを基準クロック信号Frの各クロックごとに+1または-1で出力するDフリップフロップ2を設け、この+1または-1の出力信号をCPU11がRAM12に格納されたプログラム計算式に順次代入することによりCPU11の出力として一定値に収束するデータが得られ、このデータをアナログ電圧に変換しこの電圧でVCXO1を制御することによりVCXO1の出力クロック信号Foの位相を基準クロック信号Frの位相と同期させることができる。また、プログラム計算式の定数変更により同期速度の変更も可能となる。
請求項(抜粋):
入力電圧により周波数が制御される電圧制御発振器と、この電圧制御発振器の出力クロック信号と基準クロック信号の位相比較を行い、前記基準クロック信号に対する前記出力クロック信号の位相の進みまたは遅れを前記基準クロック信号の各クロックごとに2値信号で出力する位相比較手段と、この位相比較手段より出力される2値信号を代入して得られる数値と前回演算の結果得られた数値とを加算して得られる数値が一定の数値に収束するよう演算処理を行う演算処理手段と、この演算処理手段より出力される数値をアナログ電圧に変換しその電圧を前記電圧制御発振器に入力するD/A変換器とを含むことを特徴とする位相同期制御回路。
IPC (4件):
H03L 7/06 ,  H04J 3/06 ,  H04L 7/033 ,  H04L 27/22
FI (4件):
H03L 7/06 B ,  H04J 3/06 D ,  H04L 7/02 B ,  H04L 27/22 C
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る