特許

J-GLOBAL ID：200903011160740164

半導体集積回路装置およびその製造方法

発明者： 田丸 剛 ,  中村 吉孝 ,  五嶋 秀和 ,  浅野 勇 ,  田中 克彦 ,  福田 直樹 ,  青木 英雄 ,  佐久間 浩 ,  川北 惠三 ,  山田 悟 ,  平沢 賢斉
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-177267
公開番号（公開出願番号）：特開平11-074354
出願日： 1998年06月24日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 CVD-TiN膜を埋め込んだスルーホールの上部に形成されるAl配線の腐食を防止する。【解決手段】 スルーホール66の内部を含む酸化シリコン膜64の上部にCVD法でTiN膜71とW膜72を堆積した後、酸化シリコン膜64の上部のW膜72およびTiN膜71をエッチバックしてスルーホール66の内部のみに残し、プラグ73を形成する。次に、プラグ73の表面を含む酸化シリコン膜64の上部にスパッタリング法でTiN膜74、Al合金膜75、Ti膜76を堆積した後、Ti膜76、Al合金膜75およびTiN膜74をパターニングして第2層配線77、78を形成する。

請求項（抜粋）：

基体と、前記基体上に形成された、ハロゲン元素を含有する窒化チタン膜と、前記基体上に形成された第1の導電膜と、前記窒化チタン膜と前記第1の導電膜との間に形成された、ハロゲン元素と結合する金属原子を含み、かつ前記ハロゲン元素をトラップする能力がタングステンよりも高い第2の膜とを有することを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/90 D ,  H01L 21/28 301 R ,  H01L 27/10 621 C ,  H01L 27/10 681 F

引用特許：

審査官引用 (5件)

• 配線構造およびその製造方法
  公報種別：公開公報   出願番号：特願平5-069199   出願人：ソニー株式会社
• 配線形成方法
  公報種別：公開公報   出願番号：特願平5-190122   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-084227   出願人：日本電気株式会社
• 接続構造、接続構造の形成方法、該接続構造を有する半導体装置、及び接続構造の設計方法
  公報種別：公開公報   出願番号：特願平6-169028   出願人：ソニー株式会社
• 配線及びその形成方法
  公報種別：公開公報   出願番号：特願平7-191223   出願人：ソニー株式会社