トランジスタ、及びトランジスタにおける空乏層の制御方法

発明者： , , ,
出願人/特許権者：
代理人 (5件)：杉村興作 , 徳永博 , 藤谷史朗 , 来間清志 , 冨田和幸
公報種別：公開公報
出願番号（国際出願番号）：特願2005-247824
公開番号（公開出願番号）：特開2007-066979
出願日： 2005年08月29日
公開日（公表日）： 2007年03月15日
要約：

【課題】エンハンスメント動作が可能なトランジスタを実現する。【解決手段】所定の基板の上方に形成されたチャネル形成層と、このチャネル層の上方に形成されたドレイン電極層と、ソース電極層と、ゲート電極層とを具えたトランジスタにおいて、前記ゲート電極層を、p型GaN系半導体層と、この半導体層上に形成された金属電極層とを含むように構成し、前記p型GaN系半導体層の、ホールキャリア密度及び厚さを制御することによって、前記空乏層の領域を制御する。【選択図】図4

請求項（抜粋）：

所定の基板の上方に形成されたチャネル形成層と、このチャネル層の上方に形成されたドレイン電極層と、ソース電極層と、ゲート電極層とを具え、前記ゲート電極層は、p型GaN系半導体層と、この半導体層上に形成された金属電極層とを含むことを特徴とする、トランジスタ。

IPC (6件)：

H01L 21/338 , H01L 29/812 , H01L 29/778 , H01L 21/28 , H01L 29/417 , H01L 29/423

FI (5件)：

H01L29/80 F , H01L29/80 H , H01L21/28 301B , H01L29/50 J , H01L29/58 Z

Fターム (27件)：

4M104AA04 , 4M104BB05 , 4M104BB14 , 4M104CC01 , 4M104CC03 , 4M104FF13 , 4M104GG12 , 5F102GA02 , 5F102GB01 , 5F102GC01 , 5F102GC05 , 5F102GD01 , 5F102GJ02 , 5F102GJ03 , 5F102GJ04 , 5F102GJ10 , 5F102GK04 , 5F102GL04 , 5F102GL07 , 5F102GL08 , 5F102GM04 , 5F102GS01 , 5F102GS03 , 5F102GT03 , 5F102GT07 , 5F102HC01 , 5F102HC15

引用特許：

出願人引用 (5件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2003-058021 出願人：三菱電機株式会社
電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2005-165143 出願人：松下電器産業株式会社
半導体素子及びその製造方法
公報種別：公開公報出願番号：特願2001-055112 出願人：三洋電機株式会社

全件表示

審査官引用 (2件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2003-058021 出願人：三菱電機株式会社
電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2005-165143 出願人：松下電器産業株式会社

前のページに戻る