特許
J-GLOBAL ID：200903011258454526

半導体チップおよび半導体装置

発明者：
大坂 英樹

大坂 英樹 について

, 
齊藤 達也

齊藤 達也 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-112574
公開番号（公開出願番号）：特開2008-270581
出願日： 2007年04月23日
公開日（公表日）： 2008年11月06日
要約：
【課題】パッケージの信号バンプあるいは電源用バンプ、半導体チップのC4半田ボールの個数が削減されることがなく、コンデンサを大容量化することができ、信号送受インタフェース用ブロックの低ノイズ化のためのコンデンサ搭載位置の制約がなく、共振周波数での電源の変動を抑えて電源安定化を実現することができる半導体チップおよびこれを搭載した半導体装置の技術を提供する。【解決手段】半導体装置において、半導体チップ20にビアホール70を設け、これに接続した電源用の電極50を半導体チップ20の裏面に設け、この裏面の電極50にコンデンサ40を実装する。また、半導体チップ20の内部の電源用ビアホールの材料として高抵抗材を用いることで、抵抗を上げ、Q値を下げる。【選択図】図1
請求項（抜粋）：
情報処理機能を構成する回路と、電源を給電するための電源電極を有する半導体チップであって、 前記半導体チップの表面に前記回路の多層の配線パターンが形成され、 前記半導体チップの表面の前記回路の所定の層と、前記半導体チップの裏面にそれぞれ前記電源電極が形成され、 前記半導体チップの表面の前記回路に形成された電源電極と、前記半導体チップの裏面に形成された電源電極とは、前記半導体チップの内部に設けられたビアホールを経由して電気的に接続され、 前記半導体チップの裏面の電源電極上に高誘電体絶縁層を有する1つ以上のコンデンサが接続されていることを特徴とする半導体チップ。
IPC (4件)：
H01L 25/00 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (2件)：
H01L25/00 B ,  H01L25/08 Z
引用特許：
出願人引用 (3件) 審査官引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2000-382592   出願人：三菱電機株式会社
  • 半導体集積回路素子
    公報種別：公開公報   出願番号：特願2004-158625   出願人：株式会社日立製作所

前のページに戻る

TOP

BOTTOM