特許
J-GLOBAL ID:200903011331978768

LOC型半導体チップパッケージ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-296747
公開番号(公開出願番号):特開平10-144703
出願日: 1996年11月08日
公開日(公表日): 1998年05月29日
要約:
【要約】【課題】 製造費用を低減することができ、パッケージ素子の信頼性を向上させることができるLOC型半導体チップパッケージを提供する。【解決手段】 本発明によるLOC型半導体チップパッケージの製造方法においては、ウェーハ状態の半導体チップの活性面のリード接着領域にスクリーン印刷法又はディスペンシング法によって非導電性液状接着剤を塗布する。リード接着領域を溝形状を有するように形成することにより接着剤のオーバーフローを防止することができ、ディスペンシング法の場合には複数のチップに順次に又は同時に接着剤を塗布することができ、さらにダイボンディング装備にディスペンシングヘッドを組み込んで接着剤を塗布することができる。
請求項(抜粋):
複数の電極パッドが中央に配列された活性面を有する複数の半導体チップが設けられている上面を有するウェーハを準備する段階と、前記ウェーハの上面に保護層を塗布する段階と、前記中央に配列された電極パッドの両側に位置するリード接着領域に非導電性接着剤を塗布する段階と、前記ウェーハを個別の半導体チップに分離する段階と、前記分離された半導体チップを支持し、かつ、外部回路に前記分離されたチップを電気的に接続させるための複数のリードを有するリードフレームにおける内部リード部分を、前記非導電性接着剤を用いて、半導体チップの活性面のリード接着領域に取り付けるダイボンディング段階と、前記リードフレームの内部リードと半導体チップの電極パッドとを電気的に連結する段階と、前記半導体チップを保護するパッケージ胴体を形成する段階とを備えるLOC型半導体チップパッケージの製造方法。
IPC (2件):
H01L 21/52 ,  H01L 23/50
FI (2件):
H01L 21/52 E ,  H01L 23/50 Y
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る