多バンクDRAM制御装置

発明者：
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平9-307709
公開番号（公開出願番号）：特開平11-143770
出願日： 1997年11月10日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】アクセル効率が高くDRAMの特徴利点を生かすことができる多バンクDRAM制御装置を提供する。【解決手段】複数のバンクを有するDRAMにアクセスするアドレスの順番を、任意の1つのバンクにプリチャージを行うと同時に他の異なるバンクに書き込み又はプリチャージのアクセスを行うように設定する。又は、複数のバンクを有するDRAMにアクセスするアドレスの順番を、同一バンクの同一ロウアドレスにおいて、カラムアドレスを変えるだけで順次アクセスするように設定する。

請求項（抜粋）：

複数のバンクを有するDRAMにアクセスするアドレスの順番を、任意の1つのバンクにプリチャージを行うと同時に他の異なるバンクにアクセスするように設定することを特徴とする多バンクDRAM制御装置。

IPC (2件)：

G06F 12/06 523 , G06F 12/02 590

FI (2件)：

G06F 12/06 523 C , G06F 12/02 590 B

引用特許：

審査官引用 (4件)

メモリ制御装置
公報種別：公開公報出願番号：特願平8-114337 出願人：株式会社リコー
ダイナミックランダムアクセスメモリシステムを制御するメモリコントローラ、およびダイナミックランダムアクセスメモリシステムへのアクセスの制御方法
公報種別：公開公報出願番号：特願平8-078750 出願人：エイエスティ・リサーチ・インコーポレイテッド
高速メモリシステム
公報種別：公開公報出願番号：特願平5-249066 出願人：株式会社日立製作所

全件表示

前のページに戻る