特許
J-GLOBAL ID:200903011401668516
半導体装置及びその製造方法
発明者:
出願人/特許権者:
,
,
,
,
,
,
,
,
,
,
,
代理人 (1件):
小池 晃 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-105970
公開番号(公開出願番号):特開2000-299379
出願日: 1999年04月13日
公開日(公表日): 2000年10月24日
要約:
【要約】【課題】 多層配線構造において、配線長の短縮化、配線の直線化を図り、同時に放射ノイズ防止対策を施す。【解決手段】 半導体素子が形成された複数の半導体基板同士が接合されてなる半導体装置が開示される。各半導体基板上には、絶縁層が積層形成され、この絶縁層を貫通して形成され半導体素子の配線層と接続される接続配線が形成される。複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面には、導電材料よりなり接続配線に対応して孔部がパターニング形成された導体層が形成されている。そして、半導体基板を常温ウエハ接合することにより各半導体基板に形成された接続配線が互いに接続されている。
請求項(抜粋):
半導体素子が形成された複数の半導体基板同士が接合されてなる半導体装置において、各半導体基板上には、絶縁層が積層形成され、この絶縁層を貫通して形成され半導体素子の配線層と接続される接続配線が形成されるとともに、上記複数の半導体基板のうちの少なくともいずれかの半導体基板の接合面には、導電材料よりなり上記接続配線に対応して孔部がパターニング形成された導体層が形成されており、上記半導体基板の接合により各半導体基板に形成された接続配線が互いに接続されていることを特徴とする半導体装置。
IPC (4件):
H01L 21/768
, H01L 21/02
, H01L 21/3205
, H01L 27/00 301
FI (4件):
H01L 21/90 A
, H01L 21/02 B
, H01L 27/00 301 B
, H01L 21/88 S
Fターム (19件):
5F033HH08
, 5F033HH11
, 5F033HH13
, 5F033JJ08
, 5F033JJ11
, 5F033JJ13
, 5F033NN40
, 5F033QQ00
, 5F033QQ37
, 5F033QQ46
, 5F033RR03
, 5F033RR04
, 5F033RR06
, 5F033TT07
, 5F033VV03
, 5F033VV04
, 5F033VV05
, 5F033XX01
, 5F033XX23
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る