特許
J-GLOBAL ID:200903011549394156

半導体素子

発明者:
出願人/特許権者:
代理人 (1件): 石戸 久子 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-039662
公開番号(公開出願番号):特開2001-230413
出願日: 2000年02月17日
公開日(公表日): 2001年08月24日
要約:
【要約】【課題】 順電圧やオン抵抗と耐圧とのトレードオフ関係を大幅に緩和させて、高耐圧でありながら順電圧やオン抵抗の低減による電流容量の増大が可能な半導体素子を提供する。【解決手段】 ソース電極17、ドレイン電極18が設けられる主面間に、n-低抵抗層のn+ ドレイン層11と並列pn層(12a及び12b)を備える半導体素子において、周縁部にn- 高抵抗領域20を有すると共に周縁部幅方向にp-高抵抗領域23を有する。また、p+ 領域を周縁部深さ方向に設けてもよい。
請求項(抜粋):
第一と第二の主面間に、低抵抗層と、第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層とを備える半導体素子において、周縁部に第一導電型の高抵抗領域及び第二導電型の領域を有することを特徴とする半導体素子。
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る