特許

J-GLOBAL ID：200903012019370120

不揮発性メモリのためのセルフブースト技術

発明者： ルッツェ、ジェフリー ダブリュー. ,  チェン、ジアン ,  リ、ヤン ,  東谷 政昭
出願人/特許権者： サンディスク コーポレイション
代理人 (1件)： 特許業務法人快友国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2006-508668
公開番号（公開出願番号）：特表2006-522428
出願日： 2004年02月05日
公開日（公表日）： 2006年09月28日
要約：

不揮発性の半導体メモリシステム(あるいは他の種類のメモリシステム)が、プログラミング妨害を避ける方法でプログラミングされる。NAND構造を使用するフラッシュメモリシステムを含む1つの実施形態では、プログラミング処理の間にNANDストリングのソース側チャネルの電位を高くすることによって、プログラミング妨害を避けることができる。1つの例では、ソースコンタクトに電圧(例えばVdd)を印加することによって、禁止されるセルに対応するNANDストリングのソース側選択トランジスタを作動させることを含む。もう1つの例では、プログラム電圧を印加する前に、禁止されるセルに対応するNANDストリングの非選択ワード線にプリチャージ電圧を印加することを含む。

請求項（抜粋）：

メモリシステムをプログラミングする方法であり、 ブースト工程とプログラム電圧印加工程とパス電圧印加工程を有しており、 ブースト工程は、記憶素子群のセットにおけるソース側チャネル領域の電位をブーストし、 記憶素子群のセットは、禁止される記憶素子を含んでおり、 プログラム電圧印加工程は、プログラミングのために選択される記憶素子と禁止される記憶素子にプログラム電圧を印加し、 パス電圧印加工程は、記憶素子群のセットの少なくともサブセットにパス電圧を印加し、 パス電圧印加工程がブースト工程に加えて実行されることを特徴とする方法。

IPC (7件)：

G11C 16/02 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788 ,  G11C 16/06 ,  G11C 16/04

FI (7件)：

G11C17/00 611F ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 633D ,  G11C17/00 634F ,  G11C17/00 641 ,  G11C17/00 622E

Fターム (34件)：

5B125BA02 ,  5B125BA19 ,  5B125CA19 ,  5B125DA03 ,  5B125DB02 ,  5B125DB08 ,  5B125DB12 ,  5B125DB14 ,  5B125EA05 ,  5B125EC06 ,  5B125EC09 ,  5B125ED06 ,  5B125ED09 ,  5B125FA01 ,  5B125FA02 ,  5B125FA05 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER02 ,  5F083ER22 ,  5F083GA15 ,  5F083LA07 ,  5F083LA10 ,  5F083ZA21 ,  5F101BA01 ,  5F101BB05 ,  5F101BD22 ,  5F101BD34 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05

引用特許：

審査官引用 (4件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-048365   出願人：株式会社東芝
• 不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願2000-150256   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-293929   出願人：ソニー株式会社
• 不揮発性半導体メモリ装置のプログラム方法
  公報種別：公開公報   出願番号：特願2001-392705   出願人：三星電子株式会社