特許
J-GLOBAL ID：200903012131267502

半導体装置及びその製造方法

発明者：
高橋 浩司

高橋 浩司 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-031320
公開番号（公開出願番号）：特開2002-237540
出願日： 2001年02月07日
公開日（公表日）： 2002年08月23日
要約：
【要約】【課題】 一つのメモリセルで2ビットの情報を記憶することが可能で、かつ低電圧駆動が可能な半導体装置を提供する。【解決手段】 半導体基板の表面の一部の領域上にゲート絶縁膜が形成され、その上にゲート電極が形成されている。ゲート電極の側面、及び該ゲート電極の両側の前記半導体基板の表面上に、該側面及び表面に倣うようにONO膜が形成されている。ONO膜中の窒化シリコン膜がキャリアをトラップする。導電性のサイドウォールスペーサが、積層膜を介して、ゲート電極の側面及び半導体基板の表面に対向する。導電性の接続部材が、サイドウォールスペーサとゲート電極とを電気的に接続する。半導体基板の表層部のうち、ゲート電極を挟む領域の各々に、ソース及びドレイン領域が形成されている。
請求項（抜粋）：
半導体基板と、前記半導体基板の表面の一部の領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ゲート電極の側面、及び該ゲート電極の両側の前記半導体基板の表面上に、該側面及び表面に倣うように形成された積層膜であって、少なくとも3層構造を有し、3層の各々が絶縁材料で形成されており、中央の層がその両側の層よりもキャリアをトラップし易い材料で形成されている前記積層膜と、前記積層膜を介して、前記ゲート電極の側面及び前記半導体基板の表面に対向するように配置された導電性材料からなるサイドウォールスペーサと、前記サイドウォールスペーサと前記ゲート電極とを電気的に接続する導電性の接続部材と、前記半導体基板の表層部のうち、前記半導体基板の表面に平行な第1の方向に関して、前記ゲート電極を挟む領域の各々に形成され、前記積層膜の縁から横方向もある深さまで侵入し、かつ該ゲート電極の縁までは達していない不純物拡散領域とを有する半導体装置。
IPC (4件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 434
Fターム (29件)：
5F083EP18 ,  5F083EP32 ,  5F083EP48 ,  5F083EP49 ,  5F083EP50 ,  5F083ER03 ,  5F083ER22 ,  5F083GA05 ,  5F083GA11 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083MA06 ,  5F083MA16 ,  5F083NA01 ,  5F083NA04 ,  5F083PR03 ,  5F083PR21 ,  5F083PR36 ,  5F083PR37 ,  5F101BA45 ,  5F101BC01 ,  5F101BF01 ,  5F101BF05 ,  5F101BH02 ,  5F101BH03 ,  5F101BH05 ,  5F101BH09 ,  5F101BH14
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (1件)
  • 不揮発性記憶装置
    公報種別：公開公報   出願番号：特願平4-132620   出願人：ローム株式会社
引用文献：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM