特許
J-GLOBAL ID：200903012459624043
浅いソース/ドレイン接合を形成する部分的シリサイド化方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平10-338212
公開番号（公開出願番号）：特開平11-251591
出願日： 1998年11月27日
公開日（公表日）： 1999年09月17日
要約：
【要約】 (修正有)【課題】 MOSトランジスタにおいて、部分的シリサイド化により、漏れ電流の小さい、浅い接合を形成する。【解決手段】 2段階アニール方法により、シリコン電極のエッジに形成されるシリサイドの厚さを実質的に電極の中央の厚さと等しくできる。まず、低い温度でのアニールによってソース/ドレイン電極表面に亘るサリサイド化プロセスを開始する。持続時間および温度は、金属が部分的にのみ消費されるように制御される。アニールは、過剰のシリサイド化金属、特にシリコン電極に隣接する酸化物エリアの上の未反応の金属を除去するために、中断される。その後、より高い温度のアニールでシリサイド化が完了する。過剰の金属が除去されたため、得られたシリサイド層は均一に平坦であり、漏れ電流の低い浅い接合エリアを有するトランジスタの製造を可能にする。
請求項（抜粋）：
MOSトランジスタにおいて、低い漏れ電流を有する浅いソース/ドレイン接合を形成する方法であって、a)シリコンウエル内に、上部表面および該上部表面の周囲にエッジを有するシリコンソース/ドレイン領域を形成し、該上部表面の上に該上部表面に隣接するゲート電極を形成する工程と、b)トランジスタの上に所定の金属厚さを有する金属層を堆積させる工程と、c)工程b)で堆積された該金属の第1のアニールを第1の所定の温度で第1の所定の持続時間行って、該ソース/ドレイン上部表面の該シリコンと該金属とを部分的に反応させる工程であって、それにより金属リッチのシリサイド化合物を形成する工程と、d)工程c)でシリサイド化されなかった工程b)で堆積された該金属を除去する工程であって、それによりシリサイド化合物を該ソース/ドレイン上部表面上に残す工程と、e)工程c)で形成されたシリサイド化合物の第2のアニールを第2の所定の温度で第2の所定の持続時間行って、該金属と該シリコンとの反応を完了させ、該ソース/ドレイン上部表面の上に低抵抗シリサイド層を形成する工程であって、それによってシリサイドの該ソース/ドレイン上部表面上のシリコンへの貫入(penetrate)を最小限にする工程と、を含む、ソース/ドレイン接合を形成する方法。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
H01L 29/78 301 P
, H01L 21/28 301 D
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
