特許
J-GLOBAL ID：200903012528689810

半導体記憶装置

発明者：
平林 修

平林 修 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-124357
公開番号（公開出願番号）：特開2009-272587
出願日： 2008年05月12日
公開日（公表日）： 2009年11月19日
要約：
【課題】ワード線を分割した際の面積オーバヘッド増加を抑制する。【解決手段】互いに交差する複数のワード線及び複数のビット線、並びに、これら交差部に接続され読み出し用ポート及び書き込み用ポートが独立に設けられた複数のメモリセルを有するメモリセルアレイと、前記ワード線を駆動するワード線ドライバとを備え、前記メモリセルを構成する素子と前記ワード線ドライバを構成する素子のサイズを共通化する。【選択図】図3
請求項（抜粋）：
互いに交差する複数のワード線及び複数のビット線、並びに、これら交差部に接続され読み出し用ポート及び書き込み用ポートが独立に設けられた複数のメモリセルを有するメモリセルアレイと、 前記ワード線を駆動するワード線ドライバと、 を備え、 前記メモリセルを構成する素子と前記ワード線ドライバを構成する素子のサイズが共通化されている ことを特徴とする半導体記憶装置。
IPC (5件)：
H01L 21/824 ,  H01L 27/11 ,  G11C 11/413 ,  G11C 11/41 ,  H01L 27/10
FI (4件)：
H01L27/10 381 ,  G11C11/34 301A ,  G11C11/34 345 ,  H01L27/10 481
Fターム (12件)：
5B015JJ32 ,  5B015KA24 ,  5B015KA27 ,  5B015PP02 ,  5F083BS27 ,  5F083BS50 ,  5F083GA09 ,  5F083GA11 ,  5F083KA03 ,  5F083LA05 ,  5F083LA21 ,  5F083ZA01
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM