特許
J-GLOBAL ID：200903012852034398

半導体装置及びその製造方法

発明者：
原 明人

原 明人 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-146238
公開番号（公開出願番号）：特開2004-343018
出願日： 2003年05月23日
公開日（公表日）： 2004年12月02日
要約：
【課題】高いgm(高いオン電流)を発揮し、比較的簡素な構成でSi-MOSFETに匹敵する特性を有するTFTを実現する。【解決手段】Mo膜12上に例えばポジ型のフォトレジストを塗布し、ガラス基板1側から、ボトムゲート電極6をマスクとして背面露光する。露光光はボトムゲート電極6では遮断されるがMo膜12は通過するため、ボトムゲート電極6に位置整合してこれと同一形状のレジストパターン13が形成される。このレジストパターン13をマスクとしてMo膜12をエッチングし、レジストパターン13の形状に倣ったトップゲート電極14を自己整合的に形成する。【選択図】 図3
請求項（抜粋）：
非晶質透明基板と、 前記非晶質透明基板上に形成された動作半導体薄膜と、 前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して同一の金属材料から形成されてなる上部ゲート電極及び下部ゲート電極と を含み、 前記上部ゲート電極と前記下部ゲート電極とは相異なる膜厚に形成されていることを特徴とする半導体装置。
IPC (5件)：
H01L29/786 ,  H01L21/20 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49
FI (6件)：
H01L29/78 617N ,  H01L21/20 ,  H01L29/78 617K ,  H01L29/78 617M ,  H01L29/78 627G ,  H01L29/58 G
Fターム (54件)：
4M104AA09 ,  4M104BB16 ,  4M104BB36 ,  4M104CC05 ,  4M104DD62 ,  4M104DD75 ,  4M104FF01 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F052AA02 ,  5F052BA07 ,  5F052DA02 ,  5F052DB03 ,  5F052EA15 ,  5F052JA03 ,  5F110AA01 ,  5F110AA08 ,  5F110BB01 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD21 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110EE29 ,  5F110EE30 ,  5F110EE42 ,  5F110EE44 ,  5F110EE48 ,  5F110FF02 ,  5F110FF12 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG16 ,  5F110GG25 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ23 ,  5F110NN04 ,  5F110NN24 ,  5F110NN33 ,  5F110PP03 ,  5F110PP04 ,  5F110PP05 ,  5F110PP06 ,  5F110PP24 ,  5F110PP35 ,  5F110QQ11 ,  5F110QQ12
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM