特許

J-GLOBAL ID：200903012987164224

半導体装置の製造方法および半導体装置

発明者： 陳 世昌 ,  藤本 衛
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-237965
公開番号（公開出願番号）：特開2001-068547
出願日： 1999年08月25日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 貫通孔形成時のずれによる問題を解決する半導体装置の製造方法および半導体装置を提供する。【解決手段】 配線102と配線間絶縁膜103との境界部において,配線層101の表面に段差部101aを形成する。次に,段差部101aに沿って,配線層101を保護するサイドウォール104を形成する。次に,配線層101の表面に層間絶縁膜106を形成する。層間絶縁膜106にスルーホール105aを形成する。スルーホール105a内部において配線102の表面と接続されるようにWプラグ107を形成する。かかる構成では,サイドウォール104が存在するために,スルーホール105aの形成時に,配線間絶縁膜103表面がスルーホール105a内に露出することを防止することができる。

請求項（抜粋）：

下地層の表面に層間絶縁膜を形成する第1工程と,前記層間絶縁膜に前記下地層の表面の目標領域を内部で露出させる貫通孔を形成する第2工程と,前記貫通孔に導電性材料を埋め込む第3工程とを含む,半導体装置の製造方法であって:さらに,前記第1工程の前に,前記下地層の表面に前記目標領域の周囲に沿って段差部を形成する第4工程と,前記第2工程における前記貫通孔の形成時に前記下地層を保護するサイドウォールを前記段差部に沿って形成する第5工程とを含む,ことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/76 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 21/90 C ,  H01L 21/76 N ,  H01L 21/90 J ,  H01L 29/78 301 Y ,  H01L 29/78 301 P

Fターム (31件)：

5F032AA35 ,  5F032AA44 ,  5F032CA17 ,  5F032DA02 ,  5F033JJ04 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK08 ,  5F033NN14 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ37 ,  5F033RR25 ,  5F033SS21 ,  5F033TT08 ,  5F033XX15 ,  5F033XX28 ,  5F040DA14 ,  5F040DC01 ,  5F040EF02 ,  5F040EJ08 ,  5F040EJ09 ,  5F040EK05 ,  5F040FB01 ,  5F040FC21 ,  5F040FC27 ,  5F040FC28

引用特許：

審査官引用 (6件)

• 特開平4-005823
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-106967   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-262165   出願人：三洋電機株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-289571   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-217311   出願人：日本電気株式会社
• 特開平4-005823