特許
J-GLOBAL ID：200903013294571310

T型素子分離膜の形成方法、これを用いたエレベイテッドサリサイドソース/ドレイン領域の形成方法及びT型素子分離膜を有する半導体素子

発明者：
安 東 浩

安 東 浩 について

, 
具 滋 欽

具 滋 欽 について

, 
金 哲 性

金 哲 性 について

, 
柳 載 潤

柳 載 潤 について

, 
洪 錫 薫

洪 錫 薫 について

, 
崔 哲 準

崔 哲 準 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-150672
公開番号（公開出願番号）：特開2000-357733
出願日： 2000年05月22日
公開日（公表日）： 2000年12月26日
要約：
【要約】【課題】 T型素子分離膜の形成方法、これを用いたエレベイテッドサリサイドソース/ドレイン領域の形成方法及びT型素子分離膜を有する半導体素子を提供する。【解決手段】 本発明に係るT型素子分離膜の形成方法によれば、下部には狭幅トレンチ領域を具備し、上部には拡幅トレンチ領域を具備する素子分離膜を半導体基板上に形成する。また、本発明に係るエレベイテッドサリサイドソース/ドレイン領域の形成方法には、本発明に係るT型素子分離膜の形成方法を用いる。特に、拡幅トレンチ領域の深さを調節することによってソース/ドレイン領域を形成するためのイオン注入段階で、前記T型素子分離膜のヘッド部を構成し、前記狭幅トレンチ領域の上端部から左右側に延長された前記拡幅トレンチ領域の下部にも導電型不純物を注入可能にする。
請求項（抜粋）：
(a)半導体基板の所定部分をエッチングして第1幅及び第1深さを有する狭幅トレンチ領域を形成する段階と、(b)前記狭幅トレンチ領域を充填する第1間隙充填絶縁膜を形成する段階と、(c)前記狭幅トレンチ領域の上部に前記第1幅より広い第2幅及び前記第1深さより浅い第2深さを有する拡幅トレンチ領域を形成する段階と、(d)前記拡幅トレンチ領域を充填する第2間隙充填絶縁膜を形成してT型素子分離膜を形成する段階とを含むことを特徴とするT型素子分離膜の形成方法。
IPC (5件)：
H01L 21/76 ,  H01L 21/28 301 ,  H01L 27/08 331 ,  H01L 29/78 ,  H01L 21/336
FI (5件)：
H01L 21/76 L ,  H01L 21/28 301 S ,  H01L 27/08 331 A ,  H01L 29/78 301 P ,  H01L 29/78 301 R
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM