半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：高田守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-032880
公開番号（公開出願番号）：特開2005-228761
出願日： 2004年02月10日
公開日（公表日）： 2005年08月25日
要約：

【課題】高性能でかつ閾値電圧の低いCMOS型半導体装置を提供する。【解決手段】ゲート絶縁膜14を、下層がSiO2、上層がハフニウム(Hf)若しくはジルコニウム(Zr)の酸化膜又はシリケート膜である積層膜で形成し、ゲート絶縁膜直上のゲート電極は、NMOSではポリシリ15で、PMOSではニッケル(Ni)28又はニッケルシリサイド(NiSi)27で形成するCMOS型半導体装置。【選択図】図9

請求項（抜粋）：

シリコン基板上に形成された酸化シリコン膜と、この酸化シリコン膜上に形成されたハフニウム若しくはジルコニウムの酸化膜又はシリケート膜でなるNMOS及びPMOSのゲート絶縁膜と、これらのゲート絶縁膜上に形成されたNMOS及びPMOSのポリシリゲート電極と、NMOSのポリシリゲート電極上に形成されたシリサイド層と、PMOSのポリシリゲート電極上に形成されたニッケル層又はニッケルシリサイド層とを備えることを特徴とする半導体装置。

IPC (6件)：

H01L21/8238 , H01L21/28 , H01L27/092 , H01L29/423 , H01L29/49 , H01L29/78

FI (5件)：

H01L27/08 321D , H01L21/28 301D , H01L21/28 301S , H01L29/78 301G , H01L29/58 G

Fターム (69件)：

4M104AA01 , 4M104BB01 , 4M104BB21 , 4M104CC01 , 4M104CC05 , 4M104DD43 , 4M104DD66 , 4M104DD84 , 4M104EE03 , 4M104EE14 , 4M104EE16 , 4M104FF14 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F048AC03 , 5F048BA01 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB12 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BG13 , 5F048DA25 , 5F048DA27 , 5F140AA01 , 5F140AA05 , 5F140AA06 , 5F140AA24 , 5F140AB03 , 5F140AC01 , 5F140BA01 , 5F140BD01 , 5F140BD05 , 5F140BD11 , 5F140BD13 , 5F140BE07 , 5F140BE10 , 5F140BF04 , 5F140BF05 , 5F140BF11 , 5F140BF18 , 5F140BG09 , 5F140BG12 , 5F140BG14 , 5F140BG28 , 5F140BG30 , 5F140BG35 , 5F140BG38 , 5F140BG45 , 5F140BG52 , 5F140BG53 , 5F140BH15 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ27 , 5F140BK02 , 5F140BK13 , 5F140BK29 , 5F140BK34 , 5F140BK39 , 5F140CB08 , 5F140CE07 , 5F140CF04

引用特許：

出願人引用 (1件)

デュアルゲートを有するCMOS型半導体装置形成方法
公報種別：公開公報出願番号：特願2002-107118 出願人：三星電子株式会社

審査官引用 (6件)

特開昭59-125650
半導体装置の製造方法及び半導体装置
公報種別：公開公報出願番号：特願2002-094150 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平11-124405 出願人：株式会社東芝

全件表示

前のページに戻る