特許
J-GLOBAL ID：200903013922156620

半導体装置の製造方法

発明者：
東郷 光洋

東郷 光洋 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-163871
公開番号（公開出願番号）：特開2000-353670
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
要約：
【要約】【課題】 ゲート酸化膜形成前のイオン注入条件に影響を受けないゲート酸化膜の形成方法を備えた半導体装置の製造方法を提供する。【解決手段】 シリコン基板2にpウェル12,nウェル13を設けるためのイオン注入を行う第1のイオン注入工程及び各ウェルのFETのしきい値電圧を制御するために注入イオン14,15を注入する第2のイオン注入工程を、素子形成領域18,19の表面にシリコン面を露出させた状態で行うことにより、シリコン酸化膜5形成前のプロセスに起因するシリコン酸化速度の変化を抑え、安定した膜厚及び耐圧特性を有するシリコン酸化膜5からなるゲート絶縁膜が形成される。
請求項（抜粋）：
複数の電界効果トランジスタ(以下、FETという)を含む半導体装置の製造方法であって、半導体基板の一主表面に前記FETを形成する素子形成領域を素子分離絶縁膜により選択的に画定する素子分離工程と、前記素子形成領域に所望の不純物をイオン注入により導入する不純物ドープ工程と、前記FETのゲート絶縁膜を形成するゲート絶縁膜形成工程とを少なくとも有し、前記ゲート絶縁膜形成工程は少なくとも前記素子形成領域に前記不純物ドープ工程により導入される不純物のみが存在する状態で実施することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 29/786
FI (4件)：
H01L 21/265 K ,  H01L 27/08 321 C ,  H01L 29/78 301 G ,  H01L 29/78 617 T
Fターム (19件)：
5F040DB03 ,  5F040DC01 ,  5F040ED01 ,  5F040EK01 ,  5F040FC05 ,  5F048AC03 ,  5F048BA01 ,  5F048BB12 ,  5F048BD04 ,  5F048BE03 ,  5F110CC02 ,  5F110DD05 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF09 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM