特許
J-GLOBAL ID:200903014068677978

同期型半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-320699
公開番号(公開出願番号):特開平8-180676
出願日: 1994年12月22日
公開日(公表日): 1996年07月12日
要約:
【要約】【目的】 動作周波数に変動があっても、常に正確な内部クロック信号を得ることができる内部クロック発生回路を有する同期型半導体記憶装置を得る。【構成】 SDRAM内のPLL回路の電圧制御発振器におけるリングオシレータの主要部であるインバータIG1〜インバータIG(N+M)が直列に接続され、インバータIGNの出力部がノードN1に接続され、インバータIG(N+M)の出力部がノードN2に接続され、インバータIG1の入力部がノードN3に接続される。スイッチ回路2は、CASレイテンシ情報V1に基づき、ノードN1〜N3間及びノードN2〜N3間のうち一方の経路を導通状態にする。すなわち、CASレイテンシ情報V1が比較的大きいCASレイテンシを指示するときノードN1〜N3間を導通状態にし、比較的小さいCASレイテンシを指示するときノードN2〜N3間を導通状態する。
請求項(抜粋):
外部クロック信号に同期して動作し、前記外部クロック信号に基づき内部クロック信号を発生する内部クロック信号発生回路を有する同期型半導体記憶装置であって、前記内部クロック信号発生回路は、前記同期型半導体記憶装置の動作周波数に関連した情報である動作周波数関連情報に基づき、前記内部クロック信号の発振周波数帯域を変更することを特徴とする、同期型半導体記憶装置。
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る