半導体記憶装置、半導体装置及びそれらの製造方法、並びに携帯電子機器、並びにICカード

発明者： , ,
出願人/特許権者：
代理人 (3件)：山崎宏 , 前田厚司 , 仲倉幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2003-141794
公開番号（公開出願番号）：特開2004-349304
出願日： 2003年05月20日
公開日（公表日）： 2004年12月09日
要約：

【課題】過消去及びそれに起因する読出し不良の問題を解消でき、信頼性を高めることができる半導体記憶装置を提供すること。【解決手段】半導体基板1の表面に設けられた凹溝の底面部1a上にゲート絶縁膜2を介して形成されたゲート電極3と、その凹溝の両側に相当する半導体基板表面18aに形成された一対のソース/ドレイン拡散領域13,13とを有する電界効果トランジスタを備える。その凹溝は、ゲート絶縁膜2の両側の端部に相当する箇所からそれぞれ立ち上る斜面部18b,18bを有する。ゲート電極3の側面3bと凹溝の斜面部18bとの間の窪み50,50を埋める態様で、ゲート電極3の両側に、電荷を蓄積する機能を有する材料からなる電荷保持部31と蓄積された電荷の散逸を防止する機能を有する散逸防止絶縁体32とから成るメモリ機能体11,11が形成されている。【選択図】図1

請求項（抜粋）：

半導体基板の表面に設けられた凹溝の底面部上にゲート絶縁膜を介して形成されたゲート電極と、上記凹溝の両側に相当する半導体基板表面に形成された一対のソース/ドレイン拡散領域とを有する電界効果トランジスタを備え、上記凹溝は、上記底面部に連なって、ゲート長方向に関して上記ゲート絶縁膜の両側の端部に相当する箇所からそれぞれ立ち上る斜面部を有し、上記ゲート電極の側面と上記凹溝の斜面部との間の窪みを埋める態様で、上記ゲート電極の両側に、電荷を蓄積する機能を有する材料からなる電荷保持部と蓄積された電荷の散逸を防止する機能を有する散逸防止絶縁体とから成るメモリ機能体が形成されていることを特徴とする半導体記憶装置。

IPC (7件)：

H01L21/8247 , H01L21/8234 , H01L27/088 , H01L27/10 , H01L27/115 , H01L29/788 , H01L29/792

FI (5件)：

H01L29/78 371 , H01L27/10 481 , H01L27/10 434 , H01L27/08 102A , H01L27/08 102B

Fターム (63件)：

5F048AA05 , 5F048AA07 , 5F048AA09 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048BA01 , 5F048BB05 , 5F048BB09 , 5F048BB11 , 5F048BC06 , 5F048BC16 , 5F048BC18 , 5F048DA25 , 5F048DA27 , 5F083EP17 , 5F083EP25 , 5F083EP26 , 5F083EP43 , 5F083EP44 , 5F083EP48 , 5F083EP62 , 5F083EP64 , 5F083EP67 , 5F083EP69 , 5F083ER02 , 5F083ER11 , 5F083ER30 , 5F083FR05 , 5F083GA17 , 5F083HA02 , 5F083JA02 , 5F083JA04 , 5F083JA06 , 5F083JA19 , 5F083JA32 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083NA01 , 5F083PR05 , 5F083PR12 , 5F083PR21 , 5F083PR25 , 5F083PR43 , 5F083PR53 , 5F083ZA06 , 5F083ZA12 , 5F083ZA13 , 5F083ZA21 , 5F101BA45 , 5F101BA47 , 5F101BA54 , 5F101BA62 , 5F101BB04 , 5F101BC11 , 5F101BD05 , 5F101BD30 , 5F101BH02 , 5F101BH03 , 5F101BH11 , 5F101BH21

引用特許：

審査官引用 (8件)

特開平4-111470
不揮発性半導体メモリおよびその製造方法
公報種別：公開公報出願番号：特願2002-114145 出願人：富士通株式会社
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平5-316861 出願人：川崎製鉄株式会社

全件表示

前のページに戻る