特許
J-GLOBAL ID：200903014486024522
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2004-146112
公開番号（公開出願番号）：特開2005-327409
出願日： 2004年05月17日
公開日（公表日）： 2005年11月24日
要約：
【課題】 誤読み出しの可能性を低減した信頼性の高いデータ読み出しモードを持つ半導体記憶装置を提供する。 【解決手段】 半導体記憶装置は、複数個直列接続された電気的書き換え可能なメモリセルを有し、その直列接続されたメモリセルの両端がそれぞれ選択トランジスタを介してデータ転送線及び基準電位線に接続されるメモリセルユニットを備え、前記メモリセルユニット内の選択メモリセルにそのデータに応じてメモリセルがオン又はオフになる読み出し電圧を印加し、残りの非選択メモリセルにそのデータによらずメモリセルがオンするパス電圧を印加し、前記選択トランジスタをオンにして、前記データ転送線と基準電位線との間の電流の有無又は大小を検出して前記選択メモリセルのデータを判定するデータ読み出しモードを有しかつ、前記データ読み出しモードにおいて、前記選択メモリセルのソース側にある非選択メモリセルに印加されるパス電圧はその非選択メモリセルの数が多い程高く設定される。 【選択図】 図1
請求項（抜粋）：
複数個直列接続された電気的書き換え可能なメモリセルを有し、その直列接続されたメモリセルの両端がそれぞれ選択トランジスタを介してデータ転送線及び基準電位線に接続されるメモリセルユニットを備え、
前記メモリセルユニット内の選択メモリセルにそのデータに応じてメモリセルがオン又はオフになる読み出し電圧を印加し、残りの非選択メモリセルにそのデータによらずメモリセルがオンするパス電圧を印加し、前記選択トランジスタをオンにして、前記データ転送線と基準電位線との間の電流の有無又は大小を検出して前記選択メモリセルのデータを判定するデータ読み出しモードを有しかつ、
前記データ読み出しモードにおいて、前記選択メモリセルのソース側にある非選択メモリセルに印加されるパス電圧はその非選択メモリセルの数が多い程高く設定される
ことを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C17/00 633B
, G11C17/00 622E
5B125BA01
, 5B125CA14
, 5B125CA15
, 5B125DA09
, 5B125EA05
, 5B125EC05
, 5B125EC06
, 5B125EG02
, 5B125FA01
, 5B125FA02
, 5B125FA05
, 5B125FA06
, 5B125FA07
, 5B125FA10
