特許

J-GLOBAL ID：200903090395832101

半導体記憶装置及び電圧バイアス回路

発明者： 竹内 健 ,  中村 寛 ,  田中 智晴
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-245915
公開番号（公開出願番号）：特開2000-076882
出願日： 1998年08月31日
公開日（公表日）： 2000年03月14日
要約：

【要約】【課題】ビット線放電時間を短縮して、読み出し時間を短くできる半導体記憶装置を提供することを目的としている。【解決手段】NAND型EEPROMの読み出しにおいて、ビット線からソース線に向かい電流が流れる場合はビット線側選択ゲート線SG1やワード線を立ち上げてからソース線側選択ゲートSG2を立ち上げ、ソース線からビット線に向かい電流が流れる場合には、ソース線側選択ゲートSG2やワード線を立ち上げてからビット線側選択ゲートSG1を立ち上げることを特徴としている。

請求項（抜粋）：

少なくとも1つの不揮発性メモリセルを含むメモリセル部と、前記メモリセル部の一端に接続されるビット線と、前記ビット線と第1のノードを接続する第1のトランジスタと、第1のセンスノードを所定の電位に設定する第2のトランジスタと、前記第1のセンスノードの電位を検知する第3のトランジスタとを備え、読み出し時に前記第1のトランジスタのゲート電極を第1のクランプ電圧に設定することにより、ビット線を第1のプリチャージ電位に設定し、その後第1のトランジスタのゲート電極を第2のクランプ電位に設定することにより、前記第1のセンスノードを前記第3のトランジスタでセンスすることを特徴とする半導体記憶装置。

IPC (7件)：

G11C 16/06 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

G11C 17/00 634 A ,  H01L 27/10 481 ,  G11C 17/00 622 E ,  G11C 17/00 634 B ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (37件)：

5B025AA00 ,  5B025AB01 ,  5B025AC01 ,  5B025AD10 ,  5B025AD12 ,  5B025AE05 ,  5B025AE06 ,  5B025AE08 ,  5F001AA25 ,  5F001AB08 ,  5F001AC02 ,  5F001AD12 ,  5F001AD41 ,  5F001AD44 ,  5F001AD53 ,  5F001AE03 ,  5F001AE30 ,  5F001AF10 ,  5F001AG40 ,  5F083EP02 ,  5F083EP23 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA01 ,  5F083GA05 ,  5F083GA30 ,  5F083HA03 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA08 ,  5F083LA09 ,  5F083LA12

引用特許：

審査官引用 (5件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-027748   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-197055   出願人：株式会社東芝
• 半導体メモリ装置の電源電圧発生回路
  公報種別：公開公報   出願番号：特願平8-105552   出願人：三星電子株式会社
• 半導体装置の電源切り換え回路
  公報種別：公開公報   出願番号：特願平6-271085   出願人：日本電気株式会社
• 不揮発性半導体メモリ装置
  公報種別：公開公報   出願番号：特願平5-326574   出願人：三星電子株式会社