特許
J-GLOBAL ID：200903014486762086

半導体装置

発明者：
山下 恭司

山下 恭司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-086501
公開番号（公開出願番号）：特開2000-277627
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 相対的に高い電源電圧及び相対的に低い電源電圧からなる2系統の内部電源電圧を持つ半導体装置に対して低消費電力化及び動作の高速化を実現できるようにする。【解決手段】 第1のCMOSインバータ11は、ゲート長が0.18μm、電源電圧が1.8V、ゲート酸化膜厚が4.0nmのP型及びN型の第1のトランジスタTr1が用いられ、第2のCMOSインバータ12は、ゲート長が0.18μm、電源電圧が1.8V、ゲート酸化膜厚が7.0nmのP型及びN型の第4のトランジスタTr4が用いられ、第3のCMOSインバータ13は、ゲート長が0.35μm、電源電圧が3.3V、ゲート酸化膜厚が7.0nmのP型及びN型の第3のトランジスタTr3が用いられている。
請求項（抜粋）：
一の基板に形成され、電圧が相対的に低い第1の電源電圧又は相対的に高い第2の電源電圧により駆動される多数の電界効果トランジスタを備えた半導体装置であって、前記多数の電界効果トランジスタのうちゲート長が最も小さい群に属する電界効果トランジスタは、膜厚が相対的に小さい第1のゲート絶縁膜を有する第1の電界効果トランジスタと、膜厚が相対的に大きい第2のゲート絶縁膜を有する第2の電界効果トランジスタとを含むことを特徴とする半導体装置。
IPC (5件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242
FI (4件)：
H01L 27/08 321 D ,  H01L 27/10 461 ,  H01L 27/08 321 K ,  H01L 27/10 671 Z
Fターム (23件)：
5F048AA01 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AB04 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB03 ,  5F048BB16 ,  5F048BB18 ,  5F048BC05 ,  5F048BC06 ,  5F048BD04 ,  5F083AD10 ,  5F083GA01 ,  5F083GA05 ,  5F083LA26 ,  5F083PR44 ,  5F083PR54 ,  5F083ZA06 ,  5F083ZA07 ,  5F083ZA08
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM