特許
J-GLOBAL ID:200903014606458130

駆動回路および電気光学パネル

発明者:
出願人/特許権者:
代理人 (1件): 上柳 雅誉 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-113751
公開番号(公開出願番号):特開2003-308050
出願日: 2002年04月16日
公開日(公表日): 2003年10月31日
要約:
【要約】【課題】 静電気等のノイズから内部回路を保護する。【解決手段】 走査線駆動回路100は、第1および第2高電位電源VDDY、VHHYおよび第1および第2低電位電源VSSY、VLLYの給電を受けて動作し、入力保護回路101、Yシフトレジスタ102、レベルシフタ103、および出力保護回路104を備える。入力保護回路101第1高電位電源VDDYおよび第1低電位電源VSSYの給電を受け、Yシフトレジスタ102との接続点の電位をVDDY-VSSYの範囲に制限する。一方、Yクロック信号YCKの振幅はVDDY-VSSYである。
請求項(抜粋):
基準電位より高い複数の高電位を高電位電源として用いるとともに前記基準電位より低い複数の低電位を低電位電源として用い、入力保護回路とその後段に設けられる内部回路とを備え、入力信号に基づいて電気光学材料を有する電気光学パネルを駆動する駆動回路であって、前記入力保護回路は、前記入力信号の最大電位以上の電位を有し且つ前記複数の高電位電源のうち最も低い電位を有する高電位電源と、前記入力信号の最小電位以下の電位を有し且つ前記複数の低電位電源のうち最も高い電位を有する低電位電源とから給電を受け、給電される高電位電源の電位と低電位電源の電位とに基づいて、前記入力保護回路と前記内部回路との接続点の電位を制限することを特徴とする駆動回路。
IPC (10件):
G09G 3/36 ,  G02F 1/133 505 ,  G02F 1/133 520 ,  G02F 1/133 575 ,  G09G 3/20 612 ,  G09G 3/20 622 ,  G09G 3/20 623 ,  H03K 17/00 ,  H03K 17/16 ,  H03K 17/687
FI (10件):
G09G 3/36 ,  G02F 1/133 505 ,  G02F 1/133 520 ,  G02F 1/133 575 ,  G09G 3/20 612 A ,  G09G 3/20 622 G ,  G09G 3/20 623 R ,  H03K 17/00 M ,  H03K 17/16 D ,  H03K 17/687 A
Fターム (47件):
2H093NA53 ,  2H093NC03 ,  2H093NC51 ,  2H093ND40 ,  5C006BB16 ,  5C006BC03 ,  5C006BC11 ,  5C006BC20 ,  5C006BF03 ,  5C006BF36 ,  5C006BF42 ,  5C006BF46 ,  5C006EB05 ,  5C080AA10 ,  5C080BB05 ,  5C080DD19 ,  5C080DD25 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ06 ,  5C080KK07 ,  5C080KK43 ,  5C080KK47 ,  5J055AX32 ,  5J055BX09 ,  5J055BX16 ,  5J055CX00 ,  5J055CX30 ,  5J055DX12 ,  5J055DX56 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX07 ,  5J055EY01 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ07 ,  5J055EZ20 ,  5J055FX18 ,  5J055GX01 ,  5J055GX02 ,  5J055GX07 ,  5J055GX08 ,  5J055GX09
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る