特許
J-GLOBAL ID：200903014810283382
単位回路、その制御方法、電子装置、電気光学装置、及び電子機器
発明者：
出願人/特許権者：
代理人 (3件)：
上柳 雅誉
, 藤綱 英吉
, 須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2005-117132
公開番号（公開出願番号）：特開2006-293217
出願日： 2005年04月14日
公開日（公表日）： 2006年10月26日
要約：
【課題】 簡単な回路構成で、駆動トランジスタに負電圧を印加可能にする。【解決手段】 電気光学装置1は走査線101とデータ線103との交差に対応して各々設けられた複数の画素回路400を備えている。画素回路400の各々は、OLED素子430と、アモルファスシリコントランジスタからなる駆動トランジスタ410と、一端が駆動トランジスタ410のゲート電極に接続される容量素子420と、駆動トランジスタ410のゲート電極とソース電極との間に介挿されるトランジスタ411と、容量素子420の他端とデータ線103との間に介挿されるトランジスタ412を備え、容量素子420の両端に電位差が生じた状態で、トランジスタ411をオフして容量素子420の一端をフローティングにした状態で、トランジスタ412を介して容量素子420の他端に印加する電圧を降下させる。【選択図】 図2
請求項（抜粋）：
第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極により挟まれた誘電層と、を含む容量素子と、
ゲート電極に前記第1の電極が接続され、第1の端子が少なくとも一つ第2の端子に被駆動素子が接続されるトランジスタと、
前記トランジスタのゲート電極と前記第2の端子との電気的接続を制御する第1のスイッチング素子と、
前記第2の電極に接続された第2のスイッチング素子と、を備え、
第1のスイッチング素子がオン状態となることにより前記第1の電極の電位が前記第1の電位が前記トランジスタのしきい値電圧だけ高い所定電位に設定された後、前記第1のスイッチング素子がオフ状態となることにより前記第1の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第2のスイッチング素子を介して前記第2の電極に第1の動作信号が供給され、前記第1の電極の電位が第1の電位に設定され、
前記第1の電極の電位が前記第1の電位に設定される第1の期間の終了後、前記第1のスイッチング素子がオン状態となることにより前記第1の電極の電位が前記所定電位に設定されかつオン状態に設定された前記第2のスイッチング素子を介して第2の動作信号が前記第2の電極に供給される第2の期間が設けられ、
前記第2の期間の終了後、前記第1のスイッチング素子がオフ状態となることにより前記第1の電極は前記所定電位から電気的に切り離された状態で、オン状態に設定された前記第2のスイッチング素子を介して前記第2の電極に供給された第3の動作信号により、前記第1の電極の電位は第2の電位に設定され、
前記第1の電位と前記第2の電位とは、前記所定電位を基準電位とした場合に互いに反対符号の電位であること、
を特徴とする単位回路。
IPC (3件)：
G09G 3/30
, G09G 3/20
, H01L 29/786
G09G3/30 J
, G09G3/30 K
, G09G3/20 611A
, G09G3/20 621A
, G09G3/20 624B
, G09G3/20 641D
, G09G3/20 642C
, H01L29/78 614
5C080AA06
, 5C080BB05
, 5C080DD03
, 5C080DD26
, 5C080EE28
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080KK07
, 5C080KK47
, 5F110AA30
, 5F110BB01
, 5F110GG02
, 5F110GG15
, 5F110NN72
, 5F110NN73
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
