特許
J-GLOBAL ID：200903014870132316
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-364062
公開番号（公開出願番号）：特開2006-173371
出願日： 2004年12月16日
公開日（公表日）： 2006年06月29日
要約：
【課題】本発明は、半導体素子のリッジ部上に所望の膜厚の電極層を確保でき、半導体素子の特性を維持することが可能な半導体装置を提供することを目的とする。【解決手段】リッジ部2を有するレーザダイオードチップ1(半導体素子)と、レーザダイオードチップ1のリッジ部2を有する面上に形成され、リッジ部2の高さよりも厚い膜厚のAu電極層3と、Au電極層3上に形成されるPt金属層4と、レーザダイオードチップ1を保持するサブマウントと6、Pt金属層4とサブマウント6とを接合するAuSnはんだ5(接合材)とを備え、Pt金属層4は、Au電極層3に比べてAuSnはんだ5(接合材)が拡散し難い材料である。【選択図】図2
請求項（抜粋）：
リッジ部を有する半導体素子と、
前記半導体素子の前記リッジ部を有する面上に形成され、前記リッジ部の高さよりも厚い膜厚の電極層と、
前記電極層上に形成される金属層と、
前記半導体素子を保持するサブマウントと、
前記金属層と前記サブマウントとを接合する接合材とを備え、
前記金属層は、前記電極層に比べ前記接合材が拡散し難い材料であることを特徴とする半導体装置。
IPC (3件)：
H01S 5/042
, H01S 5/022
, H01S 5/22
H01S5/042 612
, H01S5/022
, H01S5/22
5F173AK05
, 5F173AK08
, 5F173AK17
, 5F173AK21
, 5F173AK23
, 5F173AP71
, 5F173AR72
, 5F173AR93
, 5F173AR96
出願人引用 (1件)
-
半導体装置
公報種別：公開公報
出願番号：特願平6-114989
出願人：富士通株式会社
審査官引用 (8件)
全件表示
前のページに戻る
