特許
J-GLOBAL ID：200903014968384194

半導体チップ実装用回路基板とその製造方法および多層化回路基板

発明者：
榎本 亮

榎本 亮 について

, 
坂本 一

坂本 一 について

, 
杉山 直

杉山 直 について


出願人/特許権者：
イビデン株式会社

イビデン株式会社 について


代理人 (1件)： 小川 順三 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-198356
公開番号（公開出願番号）：特開2002-083926
出願日： 2001年06月29日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 実装半導体チップ間の距離の短縮化を図り、配線の抵抗やインダクタンスに起因する不具合をなくして、高速で遅延なく電気信号を伝達すること。【解決手段】 ICチップ等の半導体チップ42を実装可能な実装用バンプ22aと、他のプリント基板との電気的接続を図る接続用バンプ22bとの二種類の導電性バンプを絶縁性基材10の同じ表面側に形成し、これらの導電性バンプ22aと22bとを接続する導体回路40を絶縁性基材10の他の表面に設けてなる半導体チップ実装回路基板とその製造方法ならびに半導体チップ実装回路基板を他の片面回路基板と積層した多層化回路基板を提供する。
請求項（抜粋）：
絶縁性基材の一方の表面に形成された導体回路と、絶縁性基材の他方の表面から前記導体回路に達する非貫通孔内に充填された導電性物質からなるバイアホールと、そのバイアホールの直上に位置してバイアホールに電気的に接続され、かつ前記絶縁性基材の他方の表面から突出する導電性バンプとを有する回路基板において、前記絶縁性基材の他方の表面側には、そのほぼ中央部に半導体チップを実装するための実装領域を有するとともに、その実装領域の外側には他の回路基板との電気的な接続を行う周辺接続領域を有しており、前記実装領域内および周辺接続領域内には、半導体チップとの接続を図るための実装用バンプおよび他の回路基板との電気的接続を図るための接続用バンプがそれぞれ突設され、前記絶縁性基材の一方の表面側に形成された導体回路は、前記実装用バンプに対応するバイアホールと前記接続用バンプに対応するバイアホールとを電気的に接続するように前記回路基板の中央部から周辺部に向って延設されていることを特徴とする半導体チップ実装用回路基板。
IPC (5件)：
H01L 25/065 ,  H01L 23/12 ,  H01L 23/52 ,  H01L 25/07 ,  H01L 25/18
FI (3件)：
H01L 25/08 Z ,  H01L 23/12 N ,  H01L 23/52 C
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM